



Scuola Dottorale EDEMOM

European Doctorate in Electronic Materials, Optoelectronics and Microsystems

XXIV Ciclo

Strumentazione integrata su FPGA per Power Quality: la metrologia della frequenza

Sabino Giarnetti

Docente Guida

Prof. Maurizio Caciotta

Marzo 2012

*Fate le cose nel modo più semplice possibile,
ma senza semplificare.*

Albert Einstein

Ringraziamenti

Il mio percorso di studi, cominciato un po' di anni fa, è stato sicuramente influenzato da un gran numero di amici e colleghi con cui ho condiviso opinioni e dubbi che hanno rafforzato la mia capacità critica che consiste nella difficile arte di saper porre le giuste domande, agli altri come a se stessi. Solo le giuste domande possono avere risposte convincenti. Di questo ringrazio in particolar modo le persone con cui ho collaborato più strettamente, il professor Caciotta, il professor Fabio Leccese e Cipriano Bartoletti, in rappresentanza di tutti coloro di cui non avrei abbastanza spazio ad elencare.

Rileggendo i miei ringraziamenti che feci nella tesi di laurea magistrale mi sono accorto che le persone fondamentali nella mia vita non sono cambiate. Il che conferma il loro essere punti di riferimento sicuri ed affidabili della mia esistenza. Tra queste devo ringraziare sicuramente mia madre e mio padre, che per me hanno rappresentato il modello perfetto di fiducia reciproca su cui spero di fondare anch'io il mio futuro. Ringrazio mia sorella, che è la persona con cui ho condiviso i primi passi e che mi ha tracciato una strada sicura. Ringrazio mio fratello, mio alter ego, che è l'unica persona disposta ad ascoltare i miei sproloqui senza (spero) annoiarsi.

Devo ringraziare tutto il resto della mia famiglia, non solo anagrafica, solido supporto ed esempio di unione, e le mie coinquiline i cui consigli mi hanno fatto crescere da punti di vista che avrei altrimenti trascurato.

Il mio ringraziamento principale è rivolto alla persona con la quale ho condiviso praticamente tutto nei mie ultimi dieci anni di vita, Anna Lisa. Grazie a lei ho superato gran parte delle mie difficoltà e fondo sulla sua fiducia e sul suo estremo senso di responsabilità il mio futuro.

Voglio infine dedicare questo lavoro a zio Enzo una delle persone che più ha influito durante la mia infanzia nell'accrescere la mia curiosità verso la tecnica.

Abstract

Il lavoro di tesi si colloca nell'ambito dei sistemi di monitoraggio per la power quality. Questo lavoro fa parte di una linea di ricerca che ha come obiettivo quello di sviluppare uno strumento integrato embedded su architettura Field Programmable Gate Array (FPGA) per la misurazione accurata e metrologicamente riferibile delle variazioni dei parametri tipici della power quality e dell'individuazione e classificazione di eventi (interruzioni di diversa durata, fenomeni transitori, disturbi impulsivi, ecc.). Le attività svolte vanno dallo studio di specifici algoritmi, fino allo sviluppo e la caratterizzazione di elettronica dedicata.

In questo lavoro si affronterà, in particolare, il tema della misurazione della frequenza di rete, parametro di grande importanza nella produzione, trasmissione e distribuzione dell'energia elettrica in forma alternata. La stima accurata di questo parametro ha grande rilevanza in relazione al significato fisico delle sue fluttuazioni (squilibrio tra energia prodotta ed energia consumata) e alla sua fondamentale utilità nel garantire la corretta applicazione di numerosi algoritmi per la stima degli altri parametri e l'identificazione di eventi.

E' stato effettuato uno studio della letteratura sui metodi di stima della frequenza dando particolare rilievo alle prestazioni in regime non stazionario, basato su osservazioni corte del segnale (pochi periodi).

Dalla teoria generale della massima verosimiglianza risulta che il metodo che garantirebbe le migliori prestazioni in termini di accuratezza in queste condizioni è il fitting ai minimi quadrati. A causa della sua complessità di calcolo, l'applicazione real-time di questo stimatore su sistemi embedded non è stata quasi mai presa in considerazione.

Il contributo principale del lavoro sta nella rielaborazione del metodo ai minimi quadrati introducendo un'approssimazione particolarmente adatta ai segnali della rete elettrica. Lo sviluppo matematico è stato effettuato sia con un modello di segnale a singolo tono che con un modello multi armonico. L'innovazione della tecnica sta nella semplificazione del calcolo rispetto all'algoritmo di base e nel fatto che viene evitata la ricorsione del calcolo favorendone effettivamente un'implementazione hardware. L'algoritmo proposto permette di ottenere la stima attraverso il calcolo delle radici di un polinomio i cui coefficienti dipendono dal segnale osservato. A seconda del numero dei termini considerati (e quindi del grado del polinomio) si ottengono livelli di approssimazione differenti.

Le prestazioni sono state valutate effettuando una statistica su una serie di test, con lo scopo di confrontare la bontà della stima nell'applicazione per la power quality con l'algoritmo considerato in letteratura il più conveniente in termini di rapporto tra complessità di calcolo e prestazioni (la DFT interpolata). I parametri del modello del segnale di test sono stati gestiti automaticamente per simulare le variazioni tipiche che si possono riscontrare nei segnali di rete.

Il confronto ha mostrato che per segnali con SNR al di sotto di 90 dB e per osservazioni molto corte, l'approssimazione di primo grado (equazione lineare e

quindi più semplice) garantisce una stima migliore e più stabile sia rispetto alle approssimazioni di ordine superiore che rispetto alla DFT interpolata. Questo rappresenta un grosso vantaggio in quanto, nelle condizioni considerate, la soluzione dal calcolo più semplice coincide con quella più accurata.

Alla luce di quanto osservato per l'implementazione su FPGA è stato scelto l'algoritmo proposto nella sua versione di primo ordine con una stima basata sull'osservazione di due soli periodi del segnale di rete campionato a 25 kHz.

Nell'ultima parte del lavoro è stata proposta una possibile architettura implementabile su FPGA con lo scopo di limitare la quantità di risorse necessarie. E' stata descritta la procedura per la generazione del codice HDL a partire dallo schema funzionale in ambiente Simulink e dallo scaling delle operazioni in virgola fissa per preservare l'accuratezza dell'algoritmo simulato in virgola mobile.

Il codice VHDL è stato infine sintetizzato per la programmazione su una scheda di sviluppo della Xilinx basata su FPGA della famiglia Virtex6.

Sviluppi futuri prevedono l'ottimizzazione dell'architettura e un testing hardware real-time sfruttando una seconda FPGA come generatore di segnale di rete.

Bibliografia dell'Autore

La seguente bibliografia elenca tutti i lavori svolti dall'autore durante la ricerca relativa al lavoro di dottorato, suddivise in due sezioni: i lavori strettamente inerenti alla ricerca di dottorato e i lavori estranei o marginali ad essa, pubblicati durante il medesimo periodo.

Pubblicazioni relative alla ricerca

- 1 - M. Caciotta, S. Giarnetti, F. Leccese, Z. Leonowicz: “*Comparison between DFT, Adaptive Window DFT and EDFT for Power Quality Frequency Spectrum Analysis*”, Modern Electric Power Systems - MEPS 2010, 20-22 September 2010, Wroclaw, Poland.
- 2 - M. Caciotta, S. Giarnetti, F. Leccese, D. Trinca, “*A multi-platform Data Acquisition Device for Power Quality metrological certification*”, 9th International Conference on Environment and Electrical Engineering, 16-19 May 2010, Prague, Czech Republic.
- 3 - M. Caciotta, S. Giarnetti, G. Lattanzi Cinquegrani, F. Leccese, D. Trinca: “*Development and characterization of a multi-platform Data Acquisition System for Power Quality metrological certification*”, Proc. of International

Conference on Renewable Energies and Power Quality (ICREPQ'11) 13-15 of April, 2011, Las Palmas de Gran Canaria, Spain.

4 - M. Caciotta, S. Giarnetti, F. Leccese, E. Pedruzzi: “*Curve Fitting Algorithm FPGA implementation*”, 10th International Conference on Environment and Electrical Engineering, May 8-11, 2011, Rome, Italy.

Altre Pubblicazioni

1 – M. Caciotta, S. Giarnetti, F. Leccese: “*Hybrid Neural Network System for Electric Load Forecasting of Telecommunication Station*” presented to XIX IMEKO World Congress - Fundamental and Applied Metrology, September 6-11, 2009, Lisbon, Portugal, pp. 657-661, ISBN: 978-963-88410-0-1.

2 – M. Caciotta, S. Giarnetti, F. Leccese, Z. Leonowicz: “*Detection of Voltage Dips and Micro Interruptions Using the Hilbert Transform*” presented to XIX IMEKO World Congress - Fundamental and Applied Metrology, September 6-11, 2009, Lisbon, Portugal, pp. 913-916, ISBN: 978-963-88410-0-1.

3 – M. Caciotta, S. Giarnetti, M. Grossoni, F. Leccese, E. Cevenini, P. Mistrioni: “*Power Quality in Telecommunication Exchanges Delivery Points*” presented to International Telecommunications Energy Conference

INTELEC 2009, October 18 – 22, 2009, Songdo Convensia, Incheon, Korea.
IEEE Catalog Number:, ISBN:, Library of Congress.

- 4 – (Scheda GMEE) M. Caciotta, S. Giarnetti, F. Leccese: “*Sistema neurale per la previsione del carico elettrico di stazioni di telecomunicazione*” – XXVI Congresso Nazionale GMEE, Salerno, 16-19 Settembre 2009.
- 5 - M. Caciotta, S. Giarnetti, F. Leccese, Z. Leonowicz: “*Wavelets an Hilbert Transform for detection of short disturbances in electrical power networks*” – PRZEGLĄD ELEKTROTECHNICZNY (Electrical Review), ISSN 0033-2097, R. 86 NR 5/2010.
- 6 - S. Giarnetti, F. Leccese, Z. Leonowicz: “*Methods for Detection of Sub-harmonics in Power Systems*” – EPE 2010, Praha, Czech Republic.
- 7 - M. Caciotta, S. Giarnetti, F. Leccese, D. Trinca: “*Scheda di acquisizione multi piattaforma per misurazioni certificate di power quality*” - XXVII Congresso Nazionale GMEE, Gaeta, 13-15 Settembre 2010.
- 8 - M. Caciotta, S. Giarnetti, F. Leccese, A. Proietti: “*Elaboratore di immagini per sensori polveri*” - XXVII Congresso Nazionale GMEE, Gaeta, 13-15 Settembre 2010.

- 9 - M. Caciotta, S. Giarnetti, M. Grossoni, F. Leccese: “*Power Quality As An Opportunity to Implement the Productivity and to Reduce the Costs*”, sent to Join Symposium, August 30 – September 3, 2010, Irkusk, Russia.
- 10 - M. Caciotta, M. D’addazio, S. Giarnetti, M. Grossoni, F. Leccese: “*Smart Grid: What’s new?*”, Proc. of International Conference on Renewable Energies and Power Quality (ICREPQ’11) 13-15 of April, 2011, Las Palmas de Gran Canaria, Spain.
- 11 - A. Antonelli, S. Giarnetti, F. Leccese: “*PLL System for Harmonic Analysis*”, 10th International Conference on Environment and Electrical Engineering, May 8-11, 2011, Rome, Italy.
- 12 - R. Lo Presti, F. Leccese, E. Simonetti, S. Giarnetti: “*Evaluation Software for fuel cell performance tests*”, 10th International Conference on Environment and Electrical Engineering, May 8-11, 2011, Rome, Italy.
- 13 - (da approvare) A. Antonelli, S. Giarnetti, F. Leccese: “*Enhanced PLL System for Harmonic Analysis through Genetic Algorithm application*”, 11th International Conference on Environment and Electrical Engineering, May 18-25, 2012, Italy.

Indice

<u>RINGRAZIAMENTI</u>	<u>I</u>
<u>ABSTRACT</u>	<u>III</u>
<u>BIBLIOGRAFIA DELL'AUTORE</u>	<u>VII</u>
PUBBLICAZIONI RELATIVE ALLA RICERCA	VII
ALTRE PUBBLICAZIONI	VIII
<u>INDICE</u>	<u>XI</u>
<u>LISTA DELLE FIGURE</u>	<u>XV</u>
<u>LISTA DEGLI ACRONIMI</u>	<u>XXI</u>
<u>INTRODUZIONE</u>	<u>1</u>
<u>CAPITOLO 1 LA POWER QUALITY</u>	<u>7</u>
1.1 INTRODUZIONE	7
1.2 DEFINIZIONE DI POWER QUALITY	8
1.3 CLASSIFICAZIONE DEI DISTURBI	12

1.4	EFFETTI DELLA CATTIVA POWER QUALITY	18
1.4.1	IMPATTI TECNICI	20
1.4.2	IMPATTI ECONOMICI	25
1.5	IL MONITORAGGIO DELLA POWER QUALITY	29
1.5.1	LA RETE DI MONITORAGGIO DEL MEALAB	33
1.5.2	EVOLUZIONE FUTURA DEL SISTEMA	44
 <u>CAPITOLO 2 LA STIMA DELLA FREQUENZA</u>		<u>47</u>
2.1	LA FREQUENZA DI RETE	47
2.2	LA TEORIA DELLA STIMA	57
2.2.1	IL LIMITE INFERIORE DI CRAMER-RAO	59
2.2.2	CALCOLO DEL CRLB PER UNA SINUSOIDE	61
2.3	LA MASSIMA VEROSIMIGLIANZA E I MINIMI QUADRATI	64
2.3.1	CASO LINEARE	69
2.3.2	CASO NON LINEARE	71
2.4	METODI DI STIMA PARAMETRICA PER UNA SINUSOIDE	74
2.4.1	STIMATORE A MASSIMA VEROSIMIGLIANZA E MINIMI QUADRATI	74
2.4.2	IL PERIODOGRAMMA	79
2.4.3	IL PERIODOGRAMMA DISCRETO, LA DFT E LA DFT INTERPOLATA	81
2.5	L'ALGORITMO PROPOSTO: UNA VERSIONE NON RICORSIVA DEL METODO AI MINIMI QUADRATI	84
2.5.1	MODELLO A SINGOLO TONO	86
2.5.2	MODELLO MULTIARMONICO	107
2.6	CONFRONTO DEGLI STIMATORI	114
2.6.1	DESCRIZIONE DEI TEST	115
2.6.2	TEST PER IL CASO A SINGOLO TONO	118
2.6.3	TEST PER IL CASO MULTIARMONICO	124

2.6.4	CONSIDERAZIONI	128
<u>CAPITOLO 3 SVILUPPO SU FPGA</u>		130
3.1	INTRODUZIONE	130
3.1.1	I VANTAGGI DELL'FPGA	136
3.1.2	IL CASO IN ESAME	142
3.2	L'ARCHITETTURA PROPOSTA	144
3.2.1	BLOCCO "GENERATORE RAMPE"	147
3.2.2	BLOCCO "INTEGRATORI"	149
3.2.3	BLOCCO "LS – TERMINI KK"	153
3.2.4	BLOCCO "LS - TERMINI KJ"	155
3.2.5	BLOCCO "LS1 - TERMINI KK"	160
3.2.6	BLOCCO "LS1 – TERMINI KJ"	161
3.2.7	BLOCCO "CALCOLO RADICE"	164
3.3	RAPPRESENTAZIONE IN VIRGOLA FISSA	165
3.3.1	SCALING	167
3.4	GENERAZIONE DEL CODICE VHDL E SIMULAZIONE DEL SISTEMA	175
3.5	SINTESI DEL CODICE E COSIMULAZIONE HARDWARE	177
3.5.1	SINTESI DEL CODICE HDL	177
3.5.2	COSIMULAZIONE HARDWARE	179
<u>CONCLUSIONI E SVILUPPI FUTURI</u>		183
<u>BIBLIOGRAFIA</u>		187

Lista delle Figure

Figura 1.1 – Classificazione IEC per i fenomeni elettromagnetici nei sistemi elettrici.....	17
Figura 1.2 – Problemi rilevati dagli utenti e relative cause individuate nell’indagine “Leonardo Power Quality Initiative” (LPQI) nel 2001	21
Figura 1.3 - Frequenza delle conseguenze di disturbi di PQ nel settore dell’industria e del terziario come percentuale dei casi analizzati (Fonte: [Bhattacharyya])	22
Figura 1.4 – Utenze che soffrono di problemi legati alla PQ in diversi settori, espressi in percentuale del totale dei casi (Fonte: [Bhattacharyya]).....	23
Figura 1.5 – Ripartizione percentuale dei costi attribuibili alla PQ tra i vari tipi di disturbi (Fonte: [Bhattacharyya])	26
Figura 1.6 – Ripartizione dei costi dovuti a differenti cause di perdita in seguito a problemi per la power quality indicata studio LPQI del 2008. (Fonte: [Bhattacharyya])	27
Figura 1.7 – Stima delle perdite finanziarie in diversi settori produttivi dovuti ai soli buchi di tensione. (Fonte: [Bhattacharyya]).....	28
Figura 1.8 – Schema di un sistema di misura per il monitoraggio delle variazioni e degli eventi della PQ. Fonte [Bollen]	31
Figura 1.9 – Posizione dei probe di misurazione della PQ gestiti dal MeaLab sul territorio del comune di Roma.....	34
Figura 1.10 – Schema funzionale del probe di misura originario.	36
Figura 1.11 – Schema del probe di monitoraggio nella sua versione attuale. La differenza è sostanzialmente l’utilizzo di una scheda di acquisizione dati esterna progettata ad hoc in laboratorio.....	40
Figura 1.12 – Schema di principio della scheda DAS realizzata in laboratorio. Il cuore della scheda è rappresentato da una CPLD riconfigurabile che gestisce la comunicazione con un ADC ad approssimazione successive e un’interfaccia USB per la comunicazione con il PC.	41
Figura 1.13- Schema di calibrazione della scheda di acquisizione.....	42
Figura 1.14 – Intefaccia del software di gestione della scheda e di calcolo dei parametri.....	44
Figura 2.1 – Andamento della frequenza di rete misurata in Svezia (in alto a sinistra), in Spagna (in alto al centro), nella costa est cinese (in alto a	

destra),a Singapore (in basso a sinistra) e in Gran Bretagna (in basso a destra). (Fonte: [Bollen])	48
Figura 2.2 – Variazione di frequenza di rete su un minuto, misurata in Svezia (in alto a sinistra), in Spagna (in alto al centro), nella costa est cinese (in alto a destra),a Singapore (in basso a sinistra) e in Gran Bretagna (in basso a destra). (Fonte: [Bollen])	52
Figura 2.3 – Confronto tra gli errori assoluti commessi nella stima della frequenza con il metodo proposto nel caso si utilizzino le soluzioni dell'equazione di primo grado (lineare), di secondo grado (quadratica) o di terzo grado (cubica). E' stato considerato per il test 100000 campioni di una sinusoide di durata 0.02s (un periodo della frequenza nominale).....	103
Figura 2.4 – Zoom sull'asse y della figura 2.3.....	104
Figura 2.5 - Confronto tra gli errori assoluti commessi nella stima della frequenza con il metodo proposto nel caso si utilizzino le soluzioni dell'equazione di primo grado (lineare), di secondo grado (quadratica) o di terzo grado (cubica). E' stato considerato per il test 1000 campioni di una sinusoide di durata 0.02s (un periodo della frequenza nominale).....	104
Figura 2.6 - Zoom sull'asse y della figura 2.5.	105
Figura 2.7 – Andamento dell'errore di stima medio per le soluzioni lineari, quadratiche e cubiche in funzione della frequenza di campionamento per segnali di test di durata 20ms (a), 40ms (b), 60ms (c) e 80ms(d).....	106
Figura 2.8 – Confronto tra gli errori percentuali di diversi algoritmi per la stima della frequenza di rete per tre diverse tipologie di segnale (pulito, con rumore gaussiano e con distorsione armonica). Sono stati considerati 5 periodi di un segnale sinusoidale a 50Hz campionato a 50kS/s. [Fonte: P. M. Ramos, A. C. Serra, “Comparison of frequency estimation algorithms for power quality assessment”].....	115
Figura 2.9 – Funzione di densità di probabilità del processo di scelta della frequenza dei segnali di test.....	117
Figura 2.10 – Funzione di densità di probabilità del processo di scelta dell'ampiezza del segnale nei test effettuati.	117
Figura 2.11 – Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 20ms.....	120
Figura 2.12 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 40ms.....	120

Figura 2.13 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 60ms.....	121
Figura 2.14 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 80ms.....	121
Figura 2.15 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 100ms....	122
Figura 2.16 – Comparazione dei migliori risultati in termini di errore medio ottenuti per diversi valori di SNR e numero di periodi considerati. I colori indicano l'algoritmo che ha fornito la migliore prestazione nel caso particolare. In rosso la soluzione di primo ordine dell'algoritmo proposto, in verde la soluzione di secondo ordine dell'algoritmo proposto e in grigio la stima tramite la DFT interpolata (Macleod).....	123
Figura 2.17 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 20ms.....	124
Figura 2.18 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 40ms.....	125
Figura 2.19 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 60ms.....	125
Figura 2.20 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 80ms.....	126
Figura 2.21 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 100ms....	126
Figura 2.22 - Comparazione dei migliori risultati in termini di errore medio ottenuti per diversi valori di SNR e numero di periodi considerati. I colori indicano l'algoritmo che ha fornito la migliore prestazione nel caso particolare. In rosso la soluzione nel caso multi armonico di primo ordine dell'algoritmo proposto, in verde la soluzione di secondo ordine e in grigio la stima tramite la DFT interpolata (Macleod).....	127
Figura 3.1 – Schema della struttura interna di una generica FPGA. (Fonte: [Brundler]).	132

Figura 3.2 – Schema a blocchi dei principali componenti di base di una FPGA. In alto è mostrato lo schema di un blocco logico(a sinistra) e lo schema di una LUT (a destra). In basso è mostrata la struttura classica di un blocco DSP (a sinistra) che si sta sempre più affermando come oggetto centrale nelle FPGA orientate all'esecuzione di algoritmi su segnali digitali. In basso a destra è mostrato uno schema di un blocco di memoria dedicato.	132
Figura 3.2 – Schema a blocchi dei principali componenti di base di una FPGA. In alto è mostrato lo schema di un blocco logico(a sinistra) e lo schema di una LUT (a destra). In basso è mostrata la struttura classica di un blocco DSP (a sinistra) che si sta sempre più affermando come oggetto centrale nelle FPGA orientate all'esecuzione di algoritmi su segnali digitali. In basso a destra è mostrato uno schema di un blocco di memoria dedicato. (Fonte: [Brundler]).	133
Figura 3.3 – Alcuni numeri di FPGA commerciali appartenenti alla famiglia Virtex4 della Xilinx. Sono mostrate la quantità di risorse a disposizione in termini di celle logiche di base e componenti dedicati (blocchi RAM, DSP slices, ecc...).	134
Figura 3.4 – Punti di forza nel confronto tra FPGA e processori DSP. (Fonte: [Brundler]).	138
Figura 3.5 – Campi di applicazione processori DSP e FPGA in funzione del sample rate e del numero di operazioni necessarie per ogni campione. A causa dell'abbassamento dei costi, il campo di convenienza dell' FPGA nelle applicazione di elaborazione di segnali digitali si sta allargando. (Fonte: [Brundler]).	139
Figura 3.6 – Punti di forza nell'utilizzo della tecnologia FPGA o ASIC. (Fonte: [Brundler]).	140
Figura 3.7 – Costi totali per la produzione su piattaforma FPGA e ASIC in funzione del volume di produzione e del costo di sviluppo iniziale. A causa dell'enorme costo di progettazione iniziale (NRE) dello sviluppo su ASIC, tale tecnologia conviene soltanto per grossi volumi di produzione. La pendenza delle rette è indice del costo unitario: un ASIC, una volta progettato, ha un costo unitario molto più basso di una FPGA. (Fonte: [Brundler]).	141
Figura 3.8 – Codice colore per i sample rate dei segnali	145
Figura 3.9 – (pagina a fianco) Schema a blocchi generale dell'architettura (in alto). In basso sono mostrate le strutture interne dei blocchi LS1 ed LS.....	147
Figura 3.10 – Andamento delle rampe di temporizzazione del sistema. Dall'alto verso il basso sono mostrati: il segnale di ingresso, la rampa n, la rampa k e la rampa j.	149

Figura 3.11 – Schema dell’architettura intera del blocco “Integratori” (pagina seguente).....	153
Figura 3.12 – Schema dell’architettura interna del blocco “TERMINI KK” all’interno del blocco “LS”.....	154
Figura 3.13 - Schema dell’architettura interna del blocco “TERMINI KJ” all’interno del blocco “LS”.....	158
Figura 3.14 – Meccanismo per il calcolo dei termini misti da sommare. L’esempio si riferisce al caso in cui il valore attuale dell’indice k sia 3. In alto è mostrato il contenuto del buffer di ingresso, mentre il basso è mostrata una tabella che indica le uscite dello switch S1 e del moltiplicatore $m_{k,j}$ ad ogni valore della rampa che scandisce l’indice j . In accordo con la (3.3), dal moltiplicatore escono termini non nulli da sommare soltanto per $k > j$	159
Figura 3.15 - Schema dell’architettura interna del blocco “TERMINI KK” all’interno del blocco “LS1” (pagina precedente).	162
Figura 3.16 - Schema dell’architettura interna del blocco “TERMINI KJ” all’interno del blocco “LS1”.....	163
Figura 3.17 - Schema dell’architettura interna del blocco “CALCOLO RADICE”.....	165
Figura 3.18 – I diversi tipi di rappresentazione in virgola fissa con limiti superiori e inferiori in funzione dei parametri caratteristici. (Fonte: [SimulinkFPUG]).	169
Figura 3.19 – Esempio di precisione e range che si ottengono per diversi valori dello scaling per un numero in rappresentazione a binary-point-only a 8 bit. (Fonte: [SimulinkFPUG])......	170
Figura 3.20 – Determinazione del range di variazione di una variabile a partire da un set di andamenti relativi a diversi stimoli di ingresso.....	172
Figura 3.21 – Confronto tra l’andamento di una variabile in rappresentazione a virgola mobile e virgola fissa (in alto). In basso è mostrata la differenza tra le due curve in alto (che appaiono sovrapposte) utile a determinare l’efficienza del processo di scaling. La posizione della virgola fissa della rappresentazione numerica deve essere scelta per garantire la massima precisione possibile e contemporaneamente coprire tutto il range di variazione della variabile.....	173
Figura 3.22 – Risorse necessaria alla sintesi del sistema (output di HDL Coder). ..	176
Figura 3.23 – Report post-sintesi dell’applicativo ISE della Xilinx. Sono mostrate, per ogni tipologia di risorse disponibili, la quantità necessaria all’implementazione, quella disponibile sul device scelto (in questo caso Virtex6- XC6VLX240T-1FFG1156) e la percentuale di utilizzo.....	179

Lista degli Acronimi

DFT	Discrete Fourier Transform
DSP	Digital Signal Processing
FFT	Fast Fourier Transform
Ip-DFT	Interpolated Discrete Fourier Transform
LS	Least Squares
ML	Maximum Likelihood
PQ	Power Quality

Introduzione

Lo studio dei problemi legati alla distribuzione dell'energia elettrica ha avuto origine con la nascita del sistema elettrico. Affinché l'energia sia usufruibile non basta trasportarla ma bisogna stabilirne e regolarne la “forma”, ossia garantire che determinate caratteristiche della sua forma d'onda non si discostino troppo da una condizione di idealità. Se ciò non accadesse, si andrebbe in contro a grossi problemi legati all'efficienza globale del sistema e alla sicurezza di apparati e persone. Essendo l'energia elettrica il principale vettore energetico ed essendo oggi l'attività umana fortemente dipendente dalla disponibilità di energia, la definizione della sua qualità è diventata fondamentale.

Da qualche decennio, infatti, la cosiddetta power quality è diventata una area di ricerca a se stante, affiancata all'elettrotecnica. Il motivo va ricercato soprattutto nel fatto che lo studio della rete, a causa della sua complessità e peculiarità, richiede numerosi strumenti importati da diverse discipline di supporto. Basti pensare che normalmente i sistemi di monitoraggio impiegati per analizzare la rete richiedono studi avanzati nella sensoristica, nell'acquisizione e nell'elaborazione informativa del segnale a livello elettronico ed informatico. Le informazioni acquisite ed immagazzinate vengono spesso analizzate con metodi statistici per trarre conclusioni sintetiche. Inoltre, la power quality si deve occupare di mitigare gli effetti dei disturbi e di garantire la continuità

dell'alimentazione, coinvolgendo temi propri dei sistemi di controllo e dell'elettronica di potenza.

Bisogna aggiungere che, in questo scenario, gli interessi economici in gioco sono molto rilevanti e l'apertura dei liberi mercati elettrici sta spingendo nel dare la possibilità di inserire vincoli di qualità nei contratti stipulati da distributori e fornitori. Introducendo fattori di tipo contrattualistico e quindi legali, sorgono due esigenze primarie:

- Definire in maniera rigorosa i parametri di qualità;
- Stabilire le procedure di misurazione e le caratteristiche degli strumenti di misura da utilizzare.

E' evidente il ruolo che la metrologia sta assumendo in questo contesto, non solo nella misura delle grandezze elettriche, ma anche nell'applicazione distribuita della metrologia del tempo, a causa della classificazione di interruzioni e disturbi su base temporale e del difficile problema di individuazione delle responsabilità in caso di danni provocati dalla cattiva qualità.

Nel presente lavoro si tratterà, a diversi livelli, il problema della misurazione della frequenza di rete. Tale parametro è di grande importanza nella rete elettrica in quanto è indice dell'equilibrio energetico tra la produzione e il consumo. Il mantenimento di questa condizione di equilibrio è fondamentale per il corretto funzionamento dell'intero sistema e di conseguenza la frequenza della tensione di alimentazione risulta essere particolarmente stabile. Nonostante ciò, la

conoscenza accurata del valore della frequenza fornisce notevoli vantaggi in quanto è alla base di numerose tecniche per l'identificazione di altri disturbi. Inoltre, nel calcolo di alcuni parametri di importanza contrattualistica, si incorre in errori di valutazione di alcuni parametri la cui definizione si basa sul periodo del segnale.

In questo lavoro viene proposto un nuovo metodo di stima della frequenza basato sul metodo dei minimi quadrati (e in particolari condizioni sulla teoria della massima verosimiglianza). Il metodo ai minimi quadrati, qualora si utilizzi un modello accurato del segnale, garantisce la migliore stima per la frequenza di un segnale sinusoidale. Tuttavia, a causa della grande complessità computazionale e alla ricorsività del calcolo richiesto per la risoluzione del problema, non viene normalmente considerato per applicazioni real-time su sistemi embedded.

Il metodo proposto e testato in questo lavoro di tesi si prefigge di superare, in determinate condizioni, i limiti del metodo ai minimi quadrati, pur conservando una notevole accuratezza. L'approssimazione che viene introdotta permette contemporaneamente di semplificare il calcolo e renderlo non ricorsivo. Tali innovazioni ne permettono l'implementazione in logica cablata e ciò consente lo sviluppo su tecnologia Field Programmable Gate Array (FPGA).

La tesi è strutturata in tre capitoli, con il tentativo di renderli, nei limiti del possibile, indipendenti.

Nella primo capitolo si tratterà a livello generale la power quality, senza la presunzione di voler essere esaustivi riguardo alla la classificazione dei disturbi ed alle tecniche di misurazione. Dopo una parte introduttiva nel capitolo verranno affrontati due macrotemi. Il primo, basato su studi condotti in letteratura, riguarda le conseguenze della cattiva qualità in termini di problemi tecnici indotti e di quantificazione delle perdite economiche attribuibili alla power quality nel settore industriale e terziario. Il secondo riguarda il tema del monitoraggio come strumento per l'acquisizione di informazioni utili sullo stato di una sottorete elettrica. In questa sezione si presenterà l'evoluzione di un sistema di monitoraggio installato sul comune di Roma dal laboratorio di Misure Elettriche ed Elettroniche di Roma Tre. L'evoluzione futura di questa rete di monitoraggio, attraverso un sistema autonomo capace di un'analisi continua dei segnali di rete metrologicamente riferibile, ha indotto la necessità di sviluppare un sistema integrato per l'analisi continua del segnale, di cui lo studio e lo sviluppo del componente dedicato alla frequenza è l'oggetto di questa tesi.

Nel secondo capitolo della tesi si parlerà direttamente del problema della stima della frequenza. Dopo una presentazione sul tema specifico della frequenza di rete, si passeranno in rassegna le principali teorie per la stima della frequenza, analizzando i loro limiti e campi di applicabilità. Successivamente verrà proposta una tecnica che permetterà di semplificare la stima della frequenza basata sulla minimizzazione dello scarto quadratico. La tecnica verrà derivata sia per un modello di segnale puramente sinusoidale sia per un modello multi armonico. I pochi lavori di rassegna nell'ambito della power quality giungono alla conclusione che l'algoritmo più conveniente in termini di accuratezza e

complessità computazionale nella stima della frequenza di rete è l'interpolazione delle righe spettrali della trasformata discreta di Fourier (DFT interpolata). Per questo motivo tale algoritmo è indicato come miglior candidato per implementazioni su sistemi embedded. In chiusura del capitolo verranno mostrati i risultati di un confronto tra gli algoritmi proposti e la DFT interpolata in condizioni tipiche dei segnali di rete.

Nel terzo ed ultimo capitolo, dopo un'introduzione alla tecnologia FPGA e la sua evoluzione verso applicazioni di elaborazione digitale dei segnali, verrà presentata una possibile implementazione dell'algoritmo proposto. Verrà progettata un'architettura di principio con la descrizione dei vari blocchi funzionali, e verranno introdotte le varie fasi che portano alla sintesi del circuito. In particolare verrà esaminato il passaggio al sistema di numerazione a virgola fissa, la generazione automatica del codice HDL e la simulazione del codice. In conclusione verrà presentato un esempio di sintesi del circuito come indicazione delle risorse hardware richieste e la verifica di funzionamento tramite co-simulazione hardware su una scheda di sviluppo basata su una FPGA della Xilinx con tecnologia Virtex6.

Gli sviluppi futuri prevedranno una fase di ottimizzazione del circuito e l'implementazione degli altri algoritmi di detection e monitoraggio dei parametri che utilizzeranno l'informazione generata da questo modulo.

Capitolo 1 La Power Quality

1.1 Introduzione

Negli ultimi anni sta cambiando la maniera di intendere l'energia elettrica. La sua concezione di principale vettore energetico su cui si fonda praticamente l'intera attività umana si è evoluta verso una concezione di prodotto di consumo, al pari di altri prodotti industriali. Questo impulso è stato innescato dalla liberalizzazione dei mercati energetici. L'impatto di questo cambiamento ha introdotto la necessità di definirne una maniera per misurarne la qualità. In tal senso è possibile attribuirle in prima istanza le caratteristiche qualitative per analogia con la definizione di *qualità* di un generico prodotto, contenuta nella normativa UNI EN ISO 9000-2005, secondo cui la qualità è il “*Grado in cui un insieme di caratteristiche intrinseche soddisfa i requisiti*”.

La particolarità della qualità del prodotto “energia elettrica” risiede nel fatto che essa è strettamente legata al suo utilizzo. L'utente consumatore può influenzare le caratteristiche qualitative dell'alimentazione nell'istante stesso in cui acquista e consuma il prodotto. In questo contesto, il produttore e il distributore che dovrebbero garantirne la qualità sono solo in parte responsabili di essa.

Il problema principale che sorge, è la difficoltà di attribuire le responsabilità per i danni provocati da una cattiva qualità. Il tentativo di risolvere questo problema individuando tecniche e procedure standardizzate sta stimolando enormemente la comunità tecnica e scientifica, tenendo conto anche degli enormi interessi in gioco.

Oggi la tendenza è quella di tentare di esplicitare gli obiettivi di qualità sia sotto forma di contratti negoziati con i clienti, sia sotto forma di obiettivi precisi concordati con l'autorità di

regolamentazione. In effetti un certo numero di regolamentatori hanno già definito degli obiettivi di PQ che devono essere soddisfatti dai sistemi di fornitura di energia elettrica. In alcuni paesi le

autorità di regolamentazione possono anche imporre sanzioni in caso di mancato rispetto degli obiettivi. Per poter raggiungere gli obiettivi prefissati è essenziale che le parti interessate concordino sul metodo da utilizzare per la raccolta e la presentazione dei dati di PQ.

In questo contesto, la metrologia assume un ruolo di fondamentale importanza.

1.2 Definizione di Power Quality

La definizione di "Power Quality" si è evoluta nel tempo. Nelle varie definizioni fornite dalle varie commissioni internazionali non mancano elementi di contrasto che nascondono probabilmente la difficoltà nel determinare in maniera univoca le responsabilità.

La definizione data nel dizionario della IEEE è la seguente:

“il concetto di alimentare e mettere a terra le apparecchiature sensibili nel modo in cui è adatto al funzionamento di tali apparecchiature”

La International Electrotechnical Commission (IEC), nella normativa IEC 61000-4-30, è la seguente:

“caratteristiche dell’elettricità in un dato punto di un sistema elettrico, stimate rispetto un insieme di parametri tecnici di riferimento”.

La prima definizione è molto vaga, mentre la seconda richiede la precisa determinazione di parametri tecnici di riferimento. Inoltre è da notare l’uso del termine elettricità, che dovrebbe comprendere i discostamenti dai valori nominali sia della tensione che della corrente (e quindi della potenza). Per capire cosa implichi questo tipo di definizione basti pensare che la corrente assorbita da un utente dipende solo in parte dalla tensione che viene garantita dall’operatore di rete; le sue caratteristiche dipendono fortemente dalla tipologia di carico. Prima dell’esplosione dell’era digitale e della diffusione dell’elettronica di potenza i carichi alimentati dalla rete erano di natura prevalentemente lineare. Lo sviluppo tecnologico durante gli anni e in particolare la diffusione di sistemi di alimentazione e di regolazione a semiconduttori, se da un lato ha portato una serie di vantaggi di natura tecnica ed economica, ha creato numerosi problemi proprio dovuti alla natura non lineare del carico. Inoltre, i cambiamenti dei mercati e delle politiche energetiche introdotti da molti paesi hanno portato all’introduzione di un nuovo fattore di grande impatto sul sistema elettrico: la generazione distribuita di energia. Sono principalmente questi due aspetti, ad aver fatto salire il livello di attenzione e la sensibilità verso le problematiche della qualità dell’energia.

Queste innovazioni hanno incrementato notevolmente il livello di disturbi sulla rete elettrica e contemporaneamente hanno abbassato la soglia di tolleranza a tali disturbi. Infatti, le apparecchiature di nuova generazione, sono essenzialmente basate su controlli a microprocessore e risultano dunque essere più sensibili alle variazioni della qualità dell'energia elettrica rispetto a quelle utilizzate nel passato [Dungan].

In questo contesto va anche considerato che negli ultimi anni è fortemente aumentato l'interesse della comunità scientifica per una possibile ristrutturazione della rete di distribuzione con l'ausilio delle information technologies (IT): le smart-grid.

Lo studio della power quality si può suddividere nei seguenti settori [Chattopadhyay]

Concetti fondamentali. Si occupa principalmente della definizione dei parametri e di stabilirne i limiti di variabilità tollerabili.

Fonti. In questo settore si cerca di determinare le sorgenti dei disturbi. Come detto in precedenza, è una grande sfida ingegneristica quella di individuare le sorgenti dei disturbi della PQ nelle reti complesse.

Effetti. Lo studio di come gli utilizzatori soffrono i disturbi, in termini di malfunzionamenti. Oltre all'aspetto tecnico, in questo settore si opera per

tentare di quantificare globalmente gli effetti economico-finanziari di una cattiva qualità.

Analisi e elaborazione. Questo settore ha lo scopo di fornire algoritmi efficienti per la corretta stima dei parametri e individuazione di particolari disturbi. Si occupa anche di effettuare studi statistici sulle occorrenze dei vari problemi legati alla power quality.

Strumenti. In questo ambito vengono proposte le metodologie di interfacciamento alla rete elettrica, e dispositivi di registrazione e analisi dei segnali di rete.

Soluzioni. L'obiettivo di questa branca è di proporre metodi e dispositivi che minimizzino la generazione dei disturbi o la probabilità di guasto di apparati dovuti ad una scarsa qualità dell'energia.

Tutti questi ambiti sono fortemente interlacciati tra di loro. Per esempio è difficile individuare le fonti e i danni causati da un disturbo senza una corretta individuazione di essi, come è altrettanto difficile stabilire i campi di variabilità di un parametro se non si conoscono gli effetti che questa variazione comporta.

1.3 Classificazione dei disturbi

I disturbi di PQ possono essere distinti nelle categorie di *variazione* ed *evento*, in base all'entità dello scostamento dalla forma ideale; piccoli scostamenti delle grandezze oggetto d'indagine dalla forma d'onda ideale sono intesi come *variazioni*, quelle più ingenti vengono classificate come *eventi*. Gli standard EMC sono definiti a partire dal concetto di *livello di compatibilità*: per ogni parametro si misurano in maniera continuativa le variazioni per poi ottenere una distribuzione di probabilità; il livello di compatibilità viene definito come l'intervallo in cui si ottiene una probabilità del 95% per le variazioni di quel parametro.

Per gli eventi è invece necessaria una rivalutazione del concetto di livello di compatibilità, a causa del fatto che si verificano saltuariamente (in alcuni casi raramente). Spesso la compatibilità viene definita su basi statistiche (numero di occorrenze in un anno). Dunque, piccole deviazioni dalla tensione nominale (espressa in RMS) sono chiamate *variazioni di tensione* o *fluttuazioni di tensione*; ampie deviazioni sono chiamate invece *cadute di tensione*, *sovratensioni*, o *interruzioni*.

I disturbi che si possono considerare variazioni sono considerabili come segue:

- variazione dell'ampiezza della tensione, che possono essere causate ad esempio da variazioni di potenza attiva e reattiva assorbita dai carichi;
- variazione della frequenza di tensione, ovvero lo scostamento della stessa dalla frequenza fondamentale relativa alla tensione nominale;

-
- variazione della fase della tensione, rappresentato da un mutamento nel tempo della fase rispetto a quella di riferimento;
 - variazione dell'ampiezza della corrente, in cui la corrente assorbita dai carichi non è costante e determina una variazione della tensione di alimentazione;
 - dissimmetria delle tensioni di fase, generata solitamente da carichi monofase che assorbono potenze attive e reattive non equilibrate sulle tre fasi, che si manifesta nella differenza di ampiezza tra le tre fasi o in uno sfasamento diverso da 120° delle stesse;
 - squilibrio delle correnti di fase, questione del tutto analoga al punto precedente;
 - distorsione della tensione, che si concretizza nella presenza di componenti a frequenza diversa dalla fondamentale (in Italia pari a 50 Hz). Essa è in genere dovuta a presenza di carichi non lineari e trasformatori in saturazione;
 - distorsione della corrente, questione analoga al punto precedente.

Possono essere invece considerati eventi i seguenti fenomeni di disturbo:

- interruzione della tensione, condizione in cui ai capi dei terminali di alimentazione la tensione è prossima al valore nullo; in particolare per le normative IEEE l'interruzione si considera tale qualora il suo valore scenda al di sotto dell'1% della tensione nominale. Secondo la normativa IEC, tale limite è imposto al 10%. Interruzioni inferiori al minuto, sono

considerate *brevi*, altrimenti vengono classificate come *lunghe interruzioni*;

- **sottotensioni**, con riferimento ad una temporanea riduzione dell'ampiezza di tensione di alimentazione seguita da un successivo ritorno a regime; se il fenomeno è di breve durata viene chiamato *buco di tensione (voltage sag)*;
- **sovratensioni**, con riferimento ad un temporaneo aumento dell'ampiezza di tensione di alimentazione seguita da un successivo ripristino; se il fenomeno è di breve durata (intervallo di tempo compreso tra 10 ms e 60 s) e la tensione supera il 110% del valore nominale, si parla di *voltage swell*;
- **eventi veloci** (anche detti *transienti*), con riferimento a disturbi generici di durata breve, tipicamente dell'ordine di un ciclo di frequenza o inferiori. In tal caso si parla di eventi transitori.

Per quanto riguarda le distorsioni è possibile effettuare una classificazione più accurata:

- **offset DC**, o presenza di componente continua, potenzialmente originato da un malfunzionamento di un raddrizzatore a semionda; esso può causare in alcuni casi, erosione elettrolitica degli elettrodi di messa a terra;
- **armoniche**, ovvero componenti sinusoidali di tensione (o corrente) sovrapposte alla forma d'onda a frequenza fondamentale, a frequenze

multiple intere di questa; sono solitamente originate da carichi e dispositivi non lineari (alimentatori switching ad esempio). Il tasso di distorsione può essere quantificato attraverso il parametro *total harmonic distortion* (THD), definito come il rapporto in dB (o in percentuale), del valore efficace delle armoniche e il valore efficace della fondamentale;

- **interarmoniche**, che sono componenti sovrapposte che non sono a frequenza multipla intera della fondamentale e possono innescare fenomeni di risonanza sulla rete elettrica; sono causa visibile di effetti di *flickering* (sfarfallio) nelle lampade a fluorescenza e nei dispositivi di visualizzazione a tubo catodico;
- **notching**, ossia disturbi periodici della tensione causato dal normale funzionamento dei convertitori statici¹⁵, quando la corrente è commutata da una fase all'altra; lo spettro armonico della tensione deformata contiene tipicamente componenti a frequenza molto elevata, difficilmente rilevabili con strumentazione ordinaria;
- **fluttuazioni di tensione**, sistematiche variazioni di tensione o serie di cambiamenti casuali di tensione la cui ampiezza non supera i limiti tollerati dalla normativa ANSI C84.1, di 0.9 a 1.1 pu; il termine *flicker* è derivato dall'impatto che la fluttuazione della tensione provoca sulle lampade d'illuminazione. La normativa IEC 61000-2-1 definisce al suo interno più tipi di fluttuazione e la IEC 61000-4-15 definisce la metodologia e la strumentazione necessaria per la misurazione del *flicker*.

Infine con il termine anglosassone *noise* (rumore) si identificano tutti quei fenomeni di disturbo con contenuto spettrale di ampia banda (fino ai 200kHz) sovrapposti alla componente alla frequenza fondamentale; più in generale si include nel rumore qualsiasi deformazione delle grandezze elettriche che non è classificabile come disturbo armonico o interarmonico.

La percezione del fenomeno di *noise* è spesso accentuata da connessioni a terra non efficaci.

In Figura 1.1 è mostrata una tabella riassuntiva della classificazione IEC dei principali disturbi che si possono verificare sulla rete elettrica. Come si può notare, la norma differenzia fortemente i disturbi in base alla loro durata. È previsto che alcuni disturbi abbiano durata inferiore ad un periodo della fondamentale. L'individuazione di questi disturbi, come verrà presentato nei successivi capitoli, richiede l'utilizzo di dispositivi capaci di effettuare un'analisi continua del segnale ed algoritmi efficienti per la loro individuazione.

Categoria		Contenuto spettrale tipico	Durata tipica	Ampiezza di tensione tipica
Transitori impulsivi	ns	5 ns (tempo di salita)	<50 ns	
	μ s	1 μ s (tempo di salita)	50 ns-1 ms	
	ms	0.1 (tempo di salita)	>1 ms	
Transitori oscillatori	bassa freq.	<5kHz	0.3-50 ms	0 - 4 pu (per unità)
	media freq.	5-500 kHz	20 μ s	0 - 8 pu
	alta freq.	0.5-5 MHz	5 μ s	0 - 4 pu
Variazioni istantanee	sag		0.5-30 periodi	0.1 - 0.9 pu
	swell		0.5-30 periodi	1.1-1.8 pu
Variazioni momentanee	interruzioni		0.5 periodi - 3 s	< 0.1 pu
	sag		30 periodi - 3 s	0.1 - 0.9 pu
	swell		30 periodi - 3 s	1.1 - 1.4 pu
Variazioni temporanee	Interruzioni		3 s - 1 min	< 0.1 pu
	Sag		3 s - 1 min	0.1 - 0.9 pu
	swell		3 s - 1 min	1.1 - 1.2 pu
Variazioni di lunga durata	interruzioni		> 1 min	0.0 pu
	sottotensioni		> 1 min	0.8 - 0.9 pu
	sovratensioni		> 1 min	1.1 - 1.2 pu
	dissimetrie		permanente	0.5 - 2%
Distorsioni	DC offset			0 - 0.1%
	armoniche	0 - 100 kHz	permanente	0 - 20%
	interarmoniche	0 - 5 kHz	permanente	0 - 2%
	notching		permanente	
	noise	Banda larga	permanente	0 - 1%
	Flutt. tensione	< 25 Hz	intermittente	0.1 - 7%
	Var. freq.		< 10 s	

Figura 1.1 – Classificazione IEC per i fenomeni elettromagnetici nei sistemi elettrici

1.4 Effetti della cattiva Power Quality

La qualità dell'energia elettrica è oggi una parte fondamentale dei moderni sistemi di potenza e delle macchine elettriche. L'industria necessita sempre più di macchinari veloci, efficienti e produttivi i quali sono realizzati da apparati che in larga parte risultano essere particolarmente sensibili alle comuni interruzioni di energia elettrica. Quando il processo produttivo è interamente automatizzato, l'efficienza operativa delle macchine impiegate e il loro corretto controllo diviene largamente dipendente dalla qualità dell'alimentazione. L'affidabilità e la qualità dell'energia elettrica crescono con la dipendenza sempre più accentuata della società moderna dall'impiego di circuiti di controllo digitali, sia nelle apparecchiature destinate all'uso domestico che in ambito industriale, produttivo e del commercio elettronico.

Secondo Baggini [Baggini], i tre settori che risultano particolarmente sensibili ai disturbi di alimentazione sono:

- l'economia digitale, ovvero tutte quelle imprese che basano la propria economia sulla memorizzazione e l'elaborazione dei dati, quali ad esempio le industrie di telecomunicazioni e di produzione elettronica;
- i processi di produzione continua, ossia impianti di produzione che lavorano in maniera continua materie prime come l'industria della carta, del petrolio e dei metalli;

- i servizi essenziali ed universali, consistenti in tutte le altre industrie manifatturiere, i servizi idrici, gasdotti, i servizi di logistica e trasporto merci come le ferrovie.

Se si considera la larga diffusione di elettronica di consumo nella società civile a tutti i livelli, nel primo punto possono essere inclusi anche le utenze cosiddette “domestiche”.

In questo scenario il ruolo del monitoraggio della qualità dell’energia diventa fondamentale non solo per individuare e quantificare i disturbi ma anche per poter in qualche modo determinare con chiarezza le responsabilità, soprattutto alla luce dei danni di natura economica subiti dagli utenti della rete (singolo utilizzatore, industrie, società di servizi...) a causa della cattiva qualità.

L’analisi effettuata in [Bhattacharyya] affronta il problema di quantificare e qualificare gli effetti della cattiva power quality sulla base di numerosi indagini condotte negli anni in tutto il mondo. In particolare viene affrontato il problema da diversi punti di vista: quello dell’utilizzatore dell’energia (dal privato all’industria), quello degli operatori di rete e quello della produttore di apparecchiature. L’analisi viene effettuata trattando separatamente gli effetti tecnici e quelli economici. Nel seguito di questo paragrafo verranno sintetizzati i risultati di alcuni dei più importanti studi effettuati nel settore raccolti in [Bhattacharyya]. Gli impatti tecnici ed economici verranno affrontati separatamente.

1.4.1 Impatti tecnici

Per quanto riguarda i problemi tecnici che affliggono gli utilizzatori di energia è emerso che le industrie soffrono principalmente le interruzioni del servizio (lunghe o corte). Il calo di tensione è il principale problema per le industrie di semiconduttori, le industrie manifatturiere e anche per gli hotel e per chi opera nel settore delle telecomunicazioni. I problemi di armoniche sono invece percepiti principalmente dalle organizzazioni commerciali e dal settore dei servizi, rappresentato da banche, negozi al dettaglio ecc. Un altro problema della PQ che merita attenzione è la presenza di transitori e sovratensioni nelle abitazioni degli utenti.

Negli anni sono stati condotti degli studi atti a determinare la percezione della qualità dell'energia da parte degli utenti, argomento molto difficile da trattare a causa della scarsa cultura media in tema di distribuzione di energia [Leccese]. Nell'indagine "Leonardo Power Quality Initiative" (LPQI) condotta nel 2001, si è cercato di sintetizzare quali sono gli impatti tecnici più comuni che interessano un utente a causa di fenomeni che avvengono sull'alimentazione di rete. I risultati sono riassunti in Figura 1.2.

E' stato riscontrato che la perdita di sincronizzazione nelle apparecchiature di processo è un problema diffuso nelle industrie (principalmente per le industrie con impianti di trasformazione).

Inconvenienti riscontrati	Apparecchi colpiti	Problema di PQ analizzato
Blocco di computer e perdita di dati	Apparecchiature informatiche (che sono sensibile al cambiamento del segnale di tensione)	Presenza di perdite nella corrente di terra che causa piccoli cali di tensione nei conduttori di terra
Perdita di sincronizzazione nelle apparecchiature di lavoro	Misure sensibili delle apparecchiature di controllo di processo	Gravi distorsioni armoniche che creano zero-crossing addizionali all'interno di un ciclo della fondamentale
Danni a computer o apparecchi elettronici	Dispositivi elettronici come computer, lettori DVD ecc	Fulmini o sovratensioni dovuti alle commutazioni (switching surge)
Sfarfallio, lampeggiamento o affievolimento della luce	Dispositivi di illuminazione e dispositivi di visualizzazione	Veloci fluttuazioni dell'ampiezza della tensione (flicker)
Malfunzionamento di motori. Surriscaldamenti, diminuzione dell'efficienza, e invecchiamento prematuro degli apparecchi	Motori e dispositivi di processo	Presenza di tensioni e correnti armoniche nell'alimentazione
Inopportuno arresto dei dispositivi di protezione	Relè, interruttori, contatori.	Distorsione della forma d'onda della tensione
Rumori di interferenza nelle linee di telecomunicazioni	Sistemi di telecomunicazioni	Interferenze causate da rumore elettrico

Figura 1.2 – Problemi rilevati dagli utenti e relative cause individuate nell'indagine “Leonardo Power Quality Initiative” (LPQI) nel 2001




Figura 1.3 - Frequenza delle conseguenze di disturbi di PQ nel settore dell'industria e del terziario come percentuale dei casi analizzati (Fonte: [Bhattacharyya])

Il blocco dei computer e l'arresto delle apparecchiature di commutazione è il secondo maggior problema per le industrie. Per i settori dei servizi e dei trasporti, i problemi agli interruttori e la perdita dei dati sono considerati i problemi maggiori causati da una cattiva PQ.

Per quanto riguarda le sorgenti dei disturbi, in ambito industriale sono i sistemi motorizzati e i convertitori statici di potenza. D'altra parte, nel settore terziario sono principalmente le apparecchiature elettroniche (in particolare i loro alimentatori) a immettere disturbi sulla rete elettrica. La Figura 1.3 illustra i risultati della ricerca dell'LPQI che indicano la frequenza delle differenti conseguenze della cattiva PQ per quanto riguarda le industrie e i settori dei

servizi e dei trasporti. I dati sono espressi in percentuale rispetto ai casi analizzati.




Figura 1.4 – UtENZE che soffrono di problemi legati alla PQ in diversi settori, espressi in percentuale del totale dei casi (Fonte: [Bhattacharyya])

La Figura 1.4 mostra invece i risultati della ricerca dei dispositivi che maggiormente sono affetti da uno dei problemi dell'alimentazione in ambito industriale e di servizio. Si nota che gli apparecchi elettronici, oltre ad essere una delle principali cause di disturbi, sono anche le utenze più vulnerabili sia nelle industria sia nei settori dei trasporti e dei servizi.

La diffusione in larga scala dei controlli elettronici presenti praticamente ovunque, spiega per quanto appena detto, l'esplosione di interesse per i temi della PQ.

Ulteriori studi circa la sensibilità ai disturbi in ambiente industriale sono giunti a risultati del tutto analoghi, con in testa computer e apparecchiature basate su micro processori (43%), seguiti da variatori di velocità (13%), apparecchi di illuminazione (8%), motori (5%), relè (1%) e altri apparecchi (30%).

Ma la scarsa qualità dell'energia provoca notevoli problemi di natura tecnica anche agli operatori di rete.

A causa del grande quantitativo di emissioni di PQ da parte degli utenti, è difficile per l'operatore di rete mantenere un'alta qualità della tensione nel punto di connessione dell'utilizzatore. Inoltre, garantire un elevato standard qualitativo richiede grandi investimenti. Tra i vari problemi della PQ, diventa critica la distorsione armonica. Grosse quantità di correnti armoniche incrementano, per esempio, la domanda totale di potenza apparente della rete diminuendo il fattore di potenza. Questo, a parità di potenza attiva trasportata sui cavi, richiede un maggior flusso di corrente, con conseguente aumento di perdite per effetto Joule e accelerazione del processo di invecchiamento. Imporre sanzioni per gli utenti che producono armoniche non è attualmente fattibile a causa della mancanza di adeguati dispositivi di misurazione e di accordi bilaterali.

Le correnti armoniche quando viaggiano su reti ad alta impedenza, inducono anche una distorsione sulla tensione di rete: in situazioni estreme possono cambiare i punti di zero-crossing della forma d'onda e questo incrementa il

rumore e le interferenze elettromagnetiche nella rete, oltre ad indurre errori nei dispositivi che utilizzano la frequenza di rete come riferimento temporale o nei dispositivi di protezione di apparecchiature sensibili.

Per i gestori della rete elettrica, oltre ai cavi, anche trasformatori e i grossi condensatori per la correzione di potenza (PFC) risentono in maniera consistente dei disturbi che viaggiano sulla rete.

Problemi di carattere tecnico vengono infine riscontrati in fase di progetto nella produzione di dispositivi di qualsiasi genere (dagli elettrodomestici alle sofisticate apparecchiature di misura) che utilizzano l'alimentazione di rete. I progettisti dovrebbero infatti caratterizzare il comportamento del dispositivo in presenza di disturbi sull'alimentazione, in modo da limitare possibili danni. Inoltre, in alcuni studi si mostra come molti apparecchi, in presenza di una alimentazione disturbata emettono una maggiore quantità di disturbi, contribuendo al peggioramento della qualità globale della tensione di rete. D'altra parte il produttore non risponde di danni causati all'apparato causati da un'alimentazione fuori norma.

1.4.2 Impatti economici

In questo paragrafo verranno presentati i risultati di analisi condotte negli ultimi anni con lo scopo di quantificare in termini economici i danni provocati da disservizi e disturbi nella rete elettrica. La stima delle perdite dovute alla cattiva qualità della rete sono difficilmente quantificabili a causa dell'enorme incertezza

nella definizione dei fattori in gioco. In particolare risulta difficile isolare le diverse cause di un danno o attribuire un malfunzionamento ad un particolare disturbo. Inoltre, mentre esistono delle cifre sulle perdite da parte degli utilizzatori dell'energia, scarseggiano le stime dei danni subiti dagli operatori di rete.

In [Manson] viene stimato che ogni anno si perdono più di 150 miliardi di euro a causa dei problemi sulla rete elettrica in ambito industriale. L'indagine è stata condotta nel biennio 2003-2004 su più di 60 industrie operanti in differenti settori. Alcuni studi si sono concentrati per capire quali fossero i disturbi con un maggior impatto finanziario ed è risultato che la principale fonte di perdita economica sono le interruzioni corte e lunghe congiuntamente ai buchi di tensione.




Figura 1.5 – Ripartizione percentuale dei costi attribuibili alla PQ tra i vari tipi di disturbi (Fonte: [Bhattacharyya])

In Figura 1.5 è mostrata una ripartizione percentuale delle perdite attribuibili alla scarsa PQ per diverse tipologie di disturbo. Come si può vedere, anche i transitori e le sovratensioni hanno effetti rilevanti.




Figura 1.6 – Ripartizione dei costi dovuti a differenti cause di perdita in seguito a problemi per la power quality indicata studio LPQI del 2008. (Fonte: [Bhattacharyya])

Nello stesso studio si stima una ripartizione del danno economico su diversi aspetti rilevanti della produzione industriale e del settore terziario. In particolare:

- il danneggiamento e malfunzionamenti delle apparecchiature
- il rallentamento del processo produttivo

- il “work in progress” (WIP) che comprende il costo delle materie prime perse e del lavoro per ripristinare i danni
- Il costo dell’inattività dei dipendenti a causa dei disservizi.

In Figura 1.6 è mostrata la suddivisione percentuale delle perdite attribuibili ai fattori appena citati nell’industria e nel settore terziario, estratta dall’indagine LPQI 2008 [Manson].

In [Andersson] si effettua un’analisi per cercare di stimare le perdite finanziarie in diverse tipologie di industrie a causa dei soli buchi di tensione. I risultati sono sintetizzati in Figura 1.7.




Figura 1.7 – Stima delle perdite finanziarie in diversi settori produttivi dovuti ai soli buchi di tensione. (Fonte: [Bhattacharyya])

Si può notare che tutti i settori produttivi subiscono ingenti perdite ed in particolare l'industria ad alto contenuto tecnologico, come le manifatture di semiconduttori.

1.5 Il monitoraggio della power quality

Il monitoraggio della PQ è necessario per individuare i fenomeni elettromagnetici in un particolare punto del circuito elettrico. Ci sono due motivi per fare delle misurazioni della PQ:

- indagini a livello del singolo impianto, per risolvere specifici problemi;
- misurazioni di servizio, per ottenere i livelli di PQ generali in qualunque parte della rete. Questi monitoraggi, basandosi su campionamenti spaziali di vaste aree possono fornire importanti indicazioni circa lo stato globale della rete e il flusso di disturbi.

Gli strumenti utilizzati nei monitoraggi della PQ devono supportare i campionamenti di durata molto variabile, che può essere di qualche ora come di anni. Questi strumenti devono essere capaci di identificare e registrare le caratteristiche di molti tipi di disturbi che possono essere molto rapidi (microsecondi) , ma anche fenomeni di lunga durata (ore). Per rilevare e registrare il primo tipo di fenomeni, come i transienti, sono richieste acquisizioni a frequenze di campionamento alte e osservazioni praticamente continue.

Un'acquisizione lunga e con sample rate molto elevato rende problematico l'immagazzinamento dei dati a causa della grande quantità di memoria richiesta. In molti casi, oltre ad una memoria di massa locale si ricorre all'invio di dati a server remoti.

L'IEC 61000-4-30 fornisce i requisiti comuni per gli apparecchi di misura per assicurare che gli strumenti prodotti da diverse aziende diano gli stessi risultati dei parametri della PQ con un'alimentazione a corrente alternata di 50/60Hz. Questi standard assicurano che tutti gli strumenti utilizzino le stesse definizioni per le variazioni e gli eventi.

Questi standard non forniscono informazioni a proposito della progettazione dello strumento. Queste informazioni sono contenute in altri documenti come l'IEC 61000-4-7 e l'IEC 61000-4-15.

Gli strumenti della PQ non dovrebbero avere solo una buona architettura elettronica, ma dovrebbero anche supportare potenti software attraverso i quali analizzare i dati misurati.

Un sistema di monitoraggio della PQ può essere definito come un processo di raccolta, analisi ed interpretazione di dati di misura grezzi volta a ricavare informazioni utili circa il sistema elettrico in analisi [Dungan].

In origine, il processo di raccolta era solitamente implementato attraverso misurazioni continue di tensione e corrente effettuate in un esteso periodo di tempo, mentre il processo di analisi e interpretazione dei risultati era svolto manualmente dall'essere umano. L'avvento e la rapida diffusione dei personal computer negli anni '80, ha enormemente contribuito alla realizzazione di

systemi di analisi assistita dei dati di misura e ha reso possibile oggi l'implementazione di funzionalità di elaborazione del segnale che, congiuntamente all'impiego dell'intelligenza artificiale, fornisce all'odierna strumentazione di misura funzionalità di analisi (ad es. *pattern recognition*) ed interpretazione automatica dei dati (gli *expert systems*).




Figura 1.8 – Schema di un sistema di misura per il monitoraggio delle variazioni e degli eventi della PQ. Fonte [Bollen]

In Figura 1.8 è mostrato uno schema tratto da [Bollen] che rappresenta un sistema di prelievo ed elaborazione dei segnali di un punto di prelievo di una rete di monitoraggio. Un sistema di elaborazione di questo tipo permette di registrare ed analizzare sia le variazioni dei parametri di interesse che gli eventi. La rilevazione e la caratterizzazione degli eventi richiede ingenti risorse

hardware, in quanto non ammette un campionamento intermittente. E' infatti di grande importanza stabilire accuratamente l'istante in cui comincia e finisce l'evento (anche da un punto di vista legale) e bisogna tenere in conto che molti eventi hanno una durata molto breve, spesso inferiore ad un ciclo della fondamentale.

La tendenza del mercato odierno è quella di inglobare tutte le funzioni caratteristiche di una stazione di misura per la PQ in un unico strumento, comprensivo di unità di memorizzazione dei dati grezzi (*raw data*), di unità di calcolo ed elaborazione del segnale per la stima dei parametri, dispositivi di visualizzazione dei dati, sistemi di comunicazione dedicati alla trasmissione del dato elaborato (ad esempio via rete dati ethernet) e al collegamento con altri dispositivi in una rete di monitoraggio della PQ. Queste reti di apparecchiature, qualora distribuite sul territorio e facenti impiego di reti di telecomunicazione geografica (WAN), vengono indicate con l'acronimo SCADA (dall'inglese "*Supervisory Control And Data Acquisition*"). La struttura tipica di una rete SCADA prevede un hardware MTU ("*Master Terminal Unit*", o SCADA server) collocato in un centro di controllo, ed uno o più RTU ("*Remote Terminal Unit*") geograficamente distribuiti nei siti di monitoraggio e dotati di opportuni sistemi di comunicazione per il trasferimento dei dati alla MTU. I moderni sistemi di protezione e controllo delle reti elettriche, detti IED ("*Intelligent Electronic Devices*"), possono comunicare con le reti SCADA per inviare ulteriori dati di misura, oppure ricevere comandi di controllo dalla MTU.

1.5.1 La rete di monitoraggio del MeaLab

Lo strumento di analisi della PQ in possesso del Laboratorio di Misure Elettriche ed Elettroniche, è il risultato dell'integrazione di sensori e trasduttori di tensione e corrente, con un personal computer equipaggiato con una periferica DAS (Data Acquisition System) e corredato di software per l'acquisizione, la registrazione e l'elaborazione dei dati di PQ, specificamente realizzato per i propositi di ricerca del laboratorio.

Tale strumentazione è impiegata da circa 3 anni sul territorio di Roma in 4 siti d'interesse per il monitoraggio di parametri di PQ, presso delle cabine di trasformazione da media tensione (MT) a bassa tensione (BT) di proprietà di Telecom Italia SpA. La posizione sul comune di Roma dei quattro siti è mostrata in Figura 1.9.

Nei locali messi a disposizione da Telecom Italia, sono disponibili una linea telefonica per il traffico voce e dati (ADSL) ed un segnale di sincronizzazione ("*clock*"), utilizzato dal provider nelle proprie centrali di commutazione, e direttamente fornito dall'Istituto Galileo Ferraris di Torino (I.N.R.I.M.), che assicura un'accuratezza del segnale fornito di una parte su 10^{-14} .

Per assicurare il funzionamento del PC anche in caso di interruzione dell'alimentazione di rete è presente una batteria tampone da 60Ah, con apposito caricabatterie e circuito di protezione (autonomia fino a 36h). Inoltre è possibile controllare da remoto il PC attraverso una linea voce a toni DTFM, per la verifica dello stato del sistema (operativo o spento, assenza di alimentazione) ed eventuale intervento manuale sullo stesso (riavvio, accensione, spegnimento).




Figura 1.9 – Posizione dei probe di misurazione della PQ gestiti dal MeaLab sul territorio del comune di Roma

La linea dati ADSL permette al sistema di inviare periodicamente via internet i dati elaborati di PQ ad un server centralizzato di raccolta, nonché offre la

possibilità di effettuare controlli, manutenzione ed aggiornamento dei software in modalità remota, attraverso una rete privata virtuale (VPN) supportata dal software Hamachi.

In origine, il sistema di acquisizione dati (operazione di conversione analogico-digitale) era basato su una scheda commerciale DAS prodotta dalla *Measurement Computing* su bus PCI, in grado di effettuare la conversione analogico-digitale su 16 canali d'ingresso bipolari $\pm 5V$, ad una frequenza di campionamento complessiva e, ad una risoluzione di 12bit; la frequenza di campionamento per canale è fissata dunque a , tenuto conto che venivano sfruttati solo 8 dei 16 canali a disposizione. Quattro di questi canali sono dedicati all'acquisizione delle tensioni di rete elettrica $\{V_R, V_S, V_T, V_N\}$, i restanti quattro canali per le corrispondenti correnti di fase $\{I_R, I_S, I_T, I_N\}$. Uno schema funzionale del sistema utilizzato è mostrato in Figura 1.10.




Figura 1.10 – Schema funzionale del probe di misura originario.

Al fine di rendere possibile l'acquisizione delle tensioni di rete elettrica sulla scheda menzionata, si è reso necessario il condizionamento del segnale di tensione mediante un banco di partitori di tensione in grado di ridurre l'ampiezza del segnale in ingresso alla scheda (canale per canale) compatibilmente con le tensioni limite supportate dalla stessa. Il partitore di tensione è stato realizzato con resistori caratterizzati da un'incertezza del $\pm 0.1\%$, ed un rapporto di divisione di 100 a 1.

L'acquisizione dei segnali di corrente avviene per trasduzione operata da sensori Rogowski, dispositivi elettrici specifici per la misurazione di correnti alternate e

di tipo impulsivo; il dispositivo consiste in un cavo conduttore avvolto in foglia elicoidale su di un supporto flessibile per formare una bobina; un'estremità del solenoide viene riportata all'origine della bobina passando il cavo di ritorno all'interno del solenoide stesso, accorgimento che consente di mantenere libera un'estremità della bobina che risulta facilmente avvolgibile intorno ad un flusso di corrente che si intende misurare sfruttando la legge di Ampère, ed al contempo evitando d'interferire con il conduttore stesso.

Il vantaggio principale del metodo Rogowski consiste nella non-invasività della misura rispetto agli altri metodi di misurazione quali trasformatori di corrente e sensori ad effetto Hall. Inoltre, non essendo avvolta su un'anima di ferro, presenta un'induttanza bassa che gli conferisce spiccata efficacia nella misurazione di correnti che variano velocemente nel tempo ed elevata linearità anche quando sottoposta a grandi correnti (dell'ordine dei kA). La bobina di Rogowski produce un segnale di tensione proporzionale alla derivata della corrente che scorre nel cavo. Per ottenere un segnale proporzionale è quindi necessario uno stadio di integrazione.

Tuttavia, il sistema presentava alcuni punti di debolezza, che si concentrano sulla scheda di acquisizione dati DAS. La scheda di acquisizione presenta un alto costo (un migliaio di euro) ed una scarsa affidabilità. Nell'utilizzo continuo sono state necessarie diverse sostituzioni in seguito alla rottura delle schede presenti in alcuni dei siti. Inoltre, la scheda DAS commerciale non garantisce l'acquisizione simultanea degli 8 canali, che si traduce in uno sfasamento temporale dei campioni acquisiti. Questo è dovuto all'impiego di un dispositivo multiplexer e di un solo circuito di sample & hold (S/H). Pertanto, risulta

successivamente oneroso e scomodo, riallineare temporalmente i campioni relativi alle 8 grandezze che andrebbero misurate allo stesso istante di tempo. Infine, l'impiego di una soluzione DAS basata su bus di comunicazione PCI, implica necessariamente l'utilizzo di un personal computer dotato di questa tipologia di —slot di espansione, escludendo la possibilità d'impiego di notebook e più moderni netbook, questi ultimi di costi particolarmente contenuti e di prestazioni paragonabili alla piattaforma VIA C7.

A causa dei problemi appena citati si è deciso di progettare una scheda di acquisizione dedicata con interfaccia USB in modo da massimizzare la flessibilità dello strumento. Una larga descrizione del sistema si può trovare in [Caciotta2] e qui si riporteranno i vincoli principali seguiti per lo sviluppo:

- (a) **Costi ridotti**, al più equivalenti, rispetto al corrispettivo prodotto commerciale, già dalla fase di prototipo.
- (b) **Piena compatibilità con il sistema precedente**, sia in termini di connettività hardware che di utilizzabilità del software già sviluppato. Sostanzialmente è stato possibile utilizzare gli stessi mini-pc già utilizzati in precedenza. Le modifiche necessarie al software sono state molto limitate. Si è passato dall'utilizzo di driver proprietari (scarsa flessibilità) ad una semplice gestione della comunicazione tramite Virtual Com Port (VCP) su USB.
- (c) **Scalabilità e portabilità** tra piattaforme hardware e sistemi operativi differenti. Il sistema è facilmente adattabile a nuove piattaforme hardware in caso di evoluzione verso interfacce di comunicazione più

recenti SATA, USB3, FireWire, PCI-Express e GigaEthernet e sistemi operativi diversi.

- (d) **Base dei tempi (*clock*) di riferimento selezionabile**, interno o esterno a 2048kHz. Questo requisito deriva da due distinte considerazioni: in primo luogo, la possibilità di utilizzare un riferimento di tempo esterno ad elevata accuratezza con validità metrologica; in secondo luogo, l'effettiva disponibilità di un segnale di riferimento siffatto nei siti oggetto di analisi di PQ d'interesse. La presenza di un clock interno, garantisce l'utilizzabilità del DAS indipendentemente dalla disponibilità di una base dei tempi esterna.
- (e) **Numero di campioni da acquisire selezionabile**. Possibilità di scegliere un numero desiderato di campioni consecutivi (relativi agli 8 canali) a seguito di un comando di acquisizione (trigger) inviato via software da PC.
- (f) **Stadi d'ingresso e condizionamento dei segnali su scheda**. I partitori di tensione sono stati integrati sulla scheda di acquisizione insieme agli stadi di disaccoppiamento (*buffer*), necessari per adattare la tensione di rete elettrica agli ingressi del DAS.
- (g) **Semplicità d'interconnessione con il PC e d'interfacciamento con il software**. La connessione con il PC è praticamente immediata. L'interfacciamento con il software richiede soltanto l'installazione dei driver VCP.




Figura 1.11 – Schema del probe di monitoraggio nella sua versione attuale. La differenza è sostanzialmente l'utilizzo di una scheda di acquisizione dati esterna progettata ad hoc in laboratorio.

In Figura 1.11 è mostrato lo schema dei siti di monitoraggio della rete nella loro versione attuale. In Figura 1.12 è invece mostrato uno schema funzionale della scheda DAS realizzata.

La scheda DAS si basa su un ADC (MAX 1320) a 14 bit ad approssimazioni successive (SAR) con 8 canali di ingresso con range bipolare $\pm 5V$ e frequenza di campionamento fino a 200kS/s per canale. Questo ADC è stato scelto perché dotato di sample and hold separati su ogni canale che permettono l'acquisizione simultanea dei campioni.

La logica di controllo è sviluppata su una CPLD EPM 240 dell'Altera, che rende facilmente aggiornabile il firmware se richiesto. La CPLD ha principalmente i compiti di gestire il trasferimento dei dati dall'ADC all'interfaccia di comunicazione e di gestire le temporizzazioni da clock locale o esterno.

La comunicazione USB avviene tramite l'integrato FT2232HQ che virtualizza due porte seriali per una semplice gestione della comunicazione bidirezionale tra la scheda e il PC.




Figura 1.12 – Schema di principio della scheda DAS realizzata in laboratorio. Il cuore della scheda è rappresentato da una CPLD riconfigurabile che gestisce la comunicazione con un ADC ad approssimazione successive e un'interfaccia USB per la comunicazione con il PC.

Per la caratterizzazione metrologica, la scheda è stata calibrata utilizzando lo standard di potenza FLUKE 5500A [Caciotta3]. Uno schema di come è stata effettuata la calibrazione è mostrato in Figura 1.13. Lo standard di potenza è stato controllato da un PC tramite interfaccia seriale Rs232. Per l'esecuzione dei test è stato realizzato un Virtual Instrument (VI) in ambiente LabView, seguendo gli

standard tecnici per la calibrazione di dispositivi di acquisizione [IEC62008]. Dai test è stata verificata una distorsione armonica media su ogni canale inferiore allo 0.02%, una linearità differenziale minore di 1 LSB. Il rapporto segnale rumore del primo prototipo si è attestato intorno ai 70dB con segnali sinusoidali a 50Hz.



Figura 1.13- Schema di calibrazione della scheda di acquisizione.

Il software di controllo e calcolo dei parametri è stato sviluppato ad hoc in piattaforma VB6, già nella precedente versione del sistema. Il passaggio al nuovo sistema ha richiesto delle modifiche atte sostanzialmente a sostituire il controllo della vecchia scheda PCI tramite driver dedicati con una semplice comunicazione su porta seriale per comunicare con la nuova scheda DAS. Altre importanti modifiche sono state effettuare sugli algoritmi utilizzati per la stima dei parametri (in particolar modo la frequenza e il livello delle armoniche) in linea con le

evoluzioni degli studi effettuati. Il software, di cui in figura x ne è mostrata l'interfaccia utente, ha quindi sostanzialmente le seguenti funzioni:

- Controllo e gestione della comunicazione con la scheda di acquisizione (settaggio frequenza di campionamento e buffer di campioni da acquisire, richieste di campionamento ad intervalli regolari settabili, ricezione dei campioni delle tensioni e delle correnti)
- Calcolo dei parametri sui campioni acquisiti che sono sostanzialmente:
 - Valori efficaci delle tensioni e delle correnti;
 - Frequenza della fondamentale;
 - Livello di ogni singola armonica di tensione e corrente (ampiezza e fase);
 - Calcolo delle potenze assorbite (apparente, attiva, reattiva, armonica);
 - Fattore di potenza sulle varie fasi;
 - Sequenza diretta inversa e omopolare del sistema trifase.
- Salvataggio su memoria locale dei parametri calcolati su file di testo
- Invio periodico di informazioni di sintesi ad un server remoto tramite protocollo FTP. Il server remoto permette di accedere ai dati misurati tramite un sito web. Un applicazione Java visualizza una mappa del comune di Roma con sovrapposti dei layers rappresentativi dei vari parametri.

In Figura 1.14 è mostrato uno screenshot dell'interfaccia del software.




Figura 1.14 – Intefaccia del software di gestione della scheda e di calcolo dei parametri.

1.5.2 Evoluzione futura del sistema

Il sistema attualmente funzionante è in grado di monitorare le variazioni dei parametri principali della PQ. I recenti aggiornamenti apportati con il nuovo sistema di acquisizione ha apportato grandi vantaggi dal punto di vista dell'affidabilità e una maggiore flessibilità di utilizzo. Inoltre, grazie al fatto che la connessione e la comunicazione con il PC locale viene in maniera molto semplice senza la necessità di utilizzare driver proprietari, si è notevolmente sviluppata la portabilità del sistema verso nuove piattaforme più moderne. Per

esempio, il software di analisi e gestione del sistema potrà essere rinnovato è riscritto con linguaggi più moderni (come Java, C# o VB .net) senza particolari problemi di compatibilità. Nella fase di rinnovamento potranno essere implementati anche algoritmi più potenti ed efficienti, frutto di nuovi studi, per il calcolo dei parametri.

Parallelamente al software è in corso un più delicato processo di ripensamento del sistema mirato ad un monitoraggio completo dei fenomeni della PQ. Oltre alle variazioni dei parametri si vuole realizzare un sistema in grado di individuare gli eventi e i disturbi transienti. Data la breve durata di questi disturbi è necessario un campionamento del segnale senza soluzione di continuità. Un architettura come quella attuale, basata su un PC non è sufficiente a garantire questa condizione, dati i tempi necessari alla trasmissione dei dati e ai tempi di esecuzione dello stack protocollare del sistema operativo. Per questo motivo, si sta progressivamente concentrando l'attenzione verso il progetto di un dispositivo embedded di supporto o (addirittura autonomo) in grado di applicare gli algoritmi base utili a calcolare i parametri necessari direttamente su piattaforma hardware. Dato che l'attività si sta volgendo in tale direzione, si è avviato un processo di individuazione della priorità da dare allo studio dei singoli algoritmi da implementare su dispositivi embedded.

Il parametro più importante e più complesso da stimare (come se ne discuterà largamente nel capitolo 2) è la frequenza della fondamentale del segnale di rete. Scopo di questa tesi è quindi quello di individuare attraverso un'analisi approfondita gli algoritmi conosciuti in letteratura che permettano la migliore stima di questo parametro nelle condizioni di lavoro di interesse.

Una volta individuato tale algoritmo, si provvederà allo studio di una possibile implementazione su piattaforma FPGA, con lo scopo di verificarne l'efficacia in applicazioni real-time. Di questo ultimo punto se ne discuterà nel capitolo 3.

Capitolo 2 La stima della frequenza

2.1 La frequenza di rete

Come noto, l'energia elettrica viene trasmessa e distribuita in forma alternata, cioè la tensione di rete idealmente dovrebbe avere un andamento nel tempo del tipo:

$$v(t) = \sqrt{2}V_{RMS}\sin(2\pi f_0 t)$$

dove V_{RMS} è il valore efficace nominale della tensione (220V in Europa, 120V in America) e f_0 è la frequenza nominale di rete (50Hz in Europa, 60Hz in America).

Ovviamente, nella realtà i valori di ampiezza e frequenza della tensione di rete non sono costanti a causa dei flussi di energia presenti sulla rete. Inoltre, la forma d'onda della tensione si discosta da quella ideale a causa di una serie di distorsioni indotte dalle dinamiche stesse della rete, dalla produzione, al trasporto e all'utilizzazione dell'energia.

Gran parte delle attenzioni della comunità scientifica si sono concentrate a lungo sull'ampiezza della tensione, sulla distorsione della forma d'onda e sull'individuazione e caratterizzazione di disturbi transitori; la stima della frequenza fondamentale invece sta suscitando soltanto negli ultimi tempi un certo interesse. Il motivo va ricercato nel fatto che in reti al elevato grado di interconnessioni la frequenza risulta essere particolarmente stabile e non subisce forti variazioni nel tempo. In Figura 2.1 è riportato un confronto tratto da [Bollen] dove è mostrato il risultato di monitoraggi prolungati della tensione di rete in varie nazioni.




Figura 2.1 – Andamento della frequenza di rete misurata in Svezia (in alto a sinistra), in Spagna (in alto al centro), nella costa est cinese (in alto a destra), a Singapore (in basso a sinistra) e in Gran Bretagna (in basso a destra). (Fonte: [Bollen])

Come si può vedere nell'esempio le fluttuazioni di frequenza raramente superano i $\pm 0.2\text{Hz}$ e nel caso della Spagna (in alto al centro) nei due giorni considerati il discostamento dal valore nominale non supera di poco $\pm 0.05\text{Hz}$.

Queste variazioni di per se non provocano particolari problemi alle apparecchiature alimentate a causa della loro piccola entità. In ogni caso, possono essere comunque individuati alcuni problemi che possono essere direttamente legati alle fluttuazioni di frequenza [Bollen].

- 1. Malfunzionamento di orologi.** Alcuni orologi utilizzano come base dei tempi la frequenza di rete, in genere valutata attraverso lo zero-crossing. Deviazioni dalla frequenza nominale causerebbero un'indicazione temporale errata.
- 2. Variazione della velocità dei motori.** La velocità di rotazione dei motori in corrente alternata è strettamente legata alla frequenza di rete e quindi segue le sue variazioni. Data la piccola entità delle fluttuazioni questo, salvo particolarissimi casi, non rappresenta affatto un problema. D'altro canto, se la frequenza è soggetta a rapide e persistenti fluttuazioni si potrebbero verificare danni meccanici ai motori.
- 3. Variazioni del flusso magnetico.** Il flusso magnetico di macchine rotanti e trasformatori potrebbe aumentare a causa della diminuzione della frequenza. Lo stesso effetto si ottiene a causa di un aumento dell'ampiezza della tensione. Dato che sulla rete è molto più probabile incorrere in aumenti di qualche percento dell'ampiezza che riduzioni

della stessa entità della frequenza, questo problema è trattato esclusivamente in relazione alla prima tipologia di eventi.

- 4. Intervento dei relays di protezione dei generatori.** Tutti i generatori connessi alla rete elettrica ruotano in modo sincrono (si potrebbe affermare che la frequenza sia la stessa in tutta la rete); a causa del distacco di un grosso generatore tutti gli altri generatori tenderebbero a rallentare provocando una diminuzione della frequenza. Al fine di evitare danni, i generatori sono provvisti di relays che distaccano i motori se la frequenza scende al di sotto tipicamente di 49 Hz (in alcuni casi addirittura 49.5Hz). Il distacco a cascata dei generatori potrebbe provocare grossi black-out.

Alla luce di quanto detto, la frequenza potrebbe sembrare un parametro secondario nella power quality. In realtà la conoscenza accurata della frequenza merita particolare attenzione se si considera che le sue fluttuazioni sono un indice dello *stato energetico globale della rete*. Infatti, come accennato in precedenza i generatori interconnessi alla rete ruotano in modo sincrono per produrre energia in alternata. L'energia rotazionale di tutti i generatori della rete rappresenta con buona approssimazione la disponibilità energetica totale P_g . In contrapposizione alla generazione c'è l'energia consumata dagli utilizzatori connessi alla rete elettrica P_c . Quando queste due energie sono in equilibrio tutti i generatori tendono a ruotare in modo da produrre una tensione alla frequenza nominale. Quando invece si crea una discrepanza tra l'energia prodotta e quella utilizzata si verifica un'accelerazione o un rallentamento dei generatori. In particolare la frequenza aumenta se si manifesta un surplus di energia generata

($P_g > P_c$) mentre diminuisce nel caso di deficit energetico ($P_g < P_c$). Questi sbilanciamenti possono verificarsi per esempio a causa di distacchi o attacchi di grossi generatori o utilizzatori. In ogni caso, i produttori di energia devono in qualche modo prevedere l'andamento della richiesta energetica in modo da programmare la produzione a breve e medio termine. Inoltre, i più grossi impianti di generazione sono provvisti di un sistema di controllo che modulano l'energia meccanica sulle turbine in modo da compensare le fluttuazioni del carico.

Volendo in qualche trovare un espressione per questo fenomeno si può scrivere

$$\frac{\partial f}{\partial t} = \frac{f_0}{2H} (P_g - P_c)$$

dove H rappresenta l'inerzia del sistema elettrico e f_0 è la frequenza nominale. A questo proposito bisogna evidenziare che esistono una serie di carichi che sono sensibili più che alla deviazione di frequenza dal valore nominale alla sua variazione.

In Figura 2.2 è mostrato il rate di variazione della frequenza relativo ai segnali registrati mostrati in Figura 2.1 [Bollen] calcolato su osservazioni mediate su un minuto. Come si può vedere anche il rate di variazione della frequenza in reti fortemente interconnesse come quella dell'Europa continentale (la figura in alto al centro è relativa alla Spagna) assume valori piuttosto piccoli. In sistemi elettrici relativamente piccoli, come quello nord europeo (Svezia, in alto a

sinistra) o quello della Gran Bretagna (in basso a destra) la frequenza mostra rate di variazioni più consistenti. Facendo riferimento alla (**Errore. L'origine riferimento non è stata trovata.**) il parametro di inerzia H è quello che in qualche modo rappresenta le caratteristiche della rete elettrica in esame. In particolare con una topologia fittamente magliata e un gran numero di grossi generatori interconnessi il valore di H tende a crescere mitigando le variazioni della frequenza.




Figura 2.2 – Variazione di frequenza di rete su un minuto, misurata in Svezia (in alto a sinistra), in Spagna (in alto al centro), nella costa est cinese (in alto a destra), a Singapore (in basso a sinistra) e in Gran Bretagna (in basso a destra). (Fonte: [Bollen])

Oltre alla conoscenza diretta del parametro per scopi di monitoraggio, la conoscenza accurata della frequenza è di fondamentale importanza anche nella

detection e nell'estrazione di disturbi transitori che si possono presentare sulla rete. In [Radil] si mette in evidenza l'importanza di una accurata stima della frequenza della fondamentale e del livello delle armoniche al fine di individuare disturbi transitori, impulsivi o comunque non armonici (componenti sinusoidali a frequenze non multiple della fondamentale). Infatti, nell'analisi del segnale di rete, si tende a trattare le armoniche separatamente dagli altri disturbi, inserendole nel modello base della tensione di rete. La stima accurata del valore della fondamentale permette di determinare in maniera accurata anche il livello delle armoniche; di conseguenza è possibile isolare tutte le altre tipologie di disturbo semplicemente analizzando la differenza del segnale di partenza e il modello armonico ricostruito. Il residuo così ottenuto si può utilizzare in due modi:

- Come allarme di presenza di disturbi con un semplice meccanismo a soglia. Questo può essere particolarmente utile in applicazioni real-time per prendere tempestivi provvedimenti per la protezione di apparecchiature sensibili
- Come segnale di partenza per una ulteriore analisi che individui e classifichi i particolari disturbi tramite semplici analisi

Si noti che in entrambe le situazioni un errore di stima anche relativamente piccolo sulla fondamentale e sulle armoniche, risulterebbe critico; infatti sul segnale residuo comparirebbero delle componenti spurie che renderebbero inefficaci i metodi suddetti.

Un esempio di applicazione si può trovare nel sistema proposto in [Castaldo]. In questo lavoro viene proposto un metodo basato sull'individuazione di una

fascia di tolleranza nel quale ci si aspetta sia contenuto l'andamento di un periodo del segnale. Se i campioni registrati ricadono al di fuori di questa fascia si rileva la presenza di un disturbo. L'efficacia di questo semplice sistema risiede nella corretto settaggio delle soglie per ogni periodo del segnale. La scelta è criticamente legata alla corretta stima della frequenza della fondamentale.

Un'ulteriore considerazione è che una serie di parametri di interesse metrologico sono definiti sul periodo del segnale (e quindi sulla frequenza della fondamentale). Basti pensare al valore efficace, che rappresenta probabilmente il parametro più importante della tensione di rete in quanto su di esso si basano le definizioni delle potenze. In [Wang] viene trattato il problema dell'errore di calcolo del valore RMS relativamente al funzionamento dei relays di protezione a controllo numerico. Il valore della grandezza RMS di un segnale periodico è definita come:

$$Y_{RMS} = \sqrt{\frac{1}{T} \int_0^T y^2(t) dt}$$

La definizione quindi prevede che l'integrale venga effettuato esattamente su un periodo del segnale.

Dato che operativamente sul segnale campionato si utilizza il valore

$$Y_{RMS} = \sqrt{\frac{1}{N} \sum_{n=0}^N y^2[n] k \Delta t} \quad 2.2$$

dove Δt è il periodo di campionamento si commette un errore sistematico legato all'approssimazione della finestra definito dalla seguente espressione:

$$\varepsilon_{RMS} = \frac{\cos\left(2\left(\left(T_W - \frac{1}{f_s}\right)f\pi + \varphi\right)\right) \sin(2fT_W\pi)}{T_W f_s \sin\left(\frac{2f}{f_s}\pi\right)}$$

dove f_s è la frequenza di campionamento, $T_W = N/f_s$ è la finestra di osservazione, f è il valore vero della frequenza della fondamentale e φ è la fase iniziale del segnale all'interno della finestra.

Tale errore, come mostrato in [Wang] può causare interventi intempestivi o falsi allarmi nei relays di protezione basati sul valore RMS. Una stima accurata di f in real-time potrebbe essere usato per la correzione del valore RMS calcolato secondo la (2.2), soprattutto quando è necessario proteggere dispositivi critici.

Questa serie di esempi ha lo scopo di mettere in evidenza che nell'elaborazione digitale dei segnali per la power quality avere a disposizione il valore accurato della frequenza della fondamentale rappresenta la base necessaria per il corretto funzionamento di algoritmi e dispositivi per applicazioni real-time.

D'altro canto, la stima della frequenza per segnali in regime quasi stazionario è un tema largamente discusso in letteratura ma spesso sottovalutato nella power quality. In particolare, la tendenza generale è quella di utilizzare algoritmi basati sui coefficienti di Fourier e sulle sue interpolazioni. Tali approcci forniscono risultati soddisfacenti se si considerano osservazioni del segnale abbastanza lunghe (almeno 5 periodi). Questo ovviamente risulta sufficiente in condizioni di normalità (stazionarietà del segnale). Ma la power quality ha lo scopo di misurare i discostamenti dalla situazione "normale" per poter individuare le situazioni critiche e cercare di porne rimedio. La maggior parte degli eventi importanti in questo contesto sono accompagnati da fluttuazioni più o meno rapide di frequenza, e questo ovviamente fa venir meno la stazionarietà del segnale. Da questa osservazione prende spunto la discussione che seguirà. L'obiettivo è quello di proporre, a partire dall'analisi della letteratura, un metodo alternativo a quelli classici capace di fornire una stima sufficientemente accurata nel più breve periodo possibile in modo da seguire le fluttuazioni di frequenza anche in condizioni non stazionarie. Un vincolo fondamentale è quello di contenere la complessità computazionale. Nell'ultimo capitolo sarà mostrata una possibile implementazione su FPGA dell'algoritmo proposto, il che ne dimostra l'effettiva applicabilità in real-time.

2.2 La teoria della stima

La stima dei parametri di un segnale campionato è un tema noto in letteratura e largamente utilizzato in diversi ambiti. Il concetto di base può essere espresso, in via del tutto generica, come un problema di individuazione di una funzione g , funzione dei campioni del segnale, che permetta di calcolare la stima $\hat{\theta}$ del parametro θ .

$$\hat{\theta} = g(x[0], x[1], \dots, x[N - 1])$$

Da un punto di vista prettamente qualitativo le procedura di stima consistono nel separare nella maniera più efficiente possibile la componente deterministica dalla componente aleatoria del segnale di partenza.

$$x[n] = d[n; \theta] + w[n]$$

La componente d è la componente deterministica funzione del parametro θ , mentre la componente w è la componente aleatoria che non dipende dal parametro da stimare.

Ciò significa che per poter effettuare una stima di parametro bisogna formulare un modello del segnale, che coinciderà con $d[n; \theta]$.

La teoria della stima si basa quindi sulla definizione di una densità di probabilità che misuri qual è la probabilità che si possa manifestare il segnale $x[n]$ per ogni valore possibile del parametro θ .

E' quindi possibile assegnare al segnale una funzione di densità di probabilità (PDF):

$$p(x[0], x[1], \dots, x[N-1]; \theta)$$

Tale PDF sarà ovviamente funzione dei campioni del segnale e sarà parametrica rispetto a θ . La forma della funzione dipenderà fortemente dalla distribuzione del rumore. Il discorso può essere generalizzato ad un numero qualsiasi di parametri.

Per esempio, ipotizzando che la funzione $w[n]$ sia una realizzazione di un processo gaussiano a valor medio nullo e varianza σ si può scrivere:

$$p(\mathbf{x}; \theta) = \frac{1}{(2\pi\sigma^2)^{N/2}} \exp \left[-\frac{1}{2\sigma^2} \sum_{n=0}^{N-1} (x[n] - d[n, \theta])^2 \right]$$

Che rappresenta la probabilità che si possa osservare il segnale \mathbf{x} in funzione del valore del parametro θ . Tale funzione è chiamata funzione di verosimiglianza.

Si noti che la derivazione di questa PDF è stata fatta senza nessuna ipotesi sul parametro θ . In pratica si è supposto che il parametro sia deterministico ma non

si conosce la sua statistica. Questo tipo di approccio è chiamato *stima classica* di un parametro.

Se invece si conosce la statistica dei parametri da stimare (la loro PDF) si può sfruttare questa conoscenza a priori per produrre una stima. Il parametro θ è quindi inteso come una realizzazione di un processo aleatorio.

In questo caso la stima può essere ottenuta partendo dalla seguente relazione:

$$p(x, \theta) = p(x|\theta)p(\theta)$$

Dove $p(\theta)$ rappresenta la conoscenza a priori del parametro θ , mentre $p(x|\theta)$ rappresenta la nostra conoscenza dei campioni condizionata alla conoscenza di θ .

Questo tipo di approccio è chiamata *stima Bayesiana*.

In questa trattazione verranno applicati soltanto approcci di tipo classico.

2.2.1 Il limite inferiore di Cramer-Rao

La bontà di uno stimatore depolarizzato si può misurare dalla varianza della stima che produce. Infatti, per uno stimatore depolarizzato deve risultare che

$$E(\hat{\theta}) = \theta$$

Cioè il valor medio delle stime effettuate deve coincidere con il valore vero del parametro. La misura della variabilità della stima, data dalla varianza è quindi un indice di bontà. Più la varianza è piccola, migliore è lo stimatore.

La possibilità di determinare un limite inferiore alla varianza di uno stimatore è particolarmente utile nella pratica. Infatti fornirebbe un banco di prova con il quale confrontare le prestazioni di una serie di stimatori. Da un altro punto di vista questo limite indica l'*impossibilità fisica* di trovare uno stimatore depolarizzato la cui varianza sia minore di tale limite. Il metodo del calcolo del *limite inferiore di Cramer-Rao* (CRLB) è quello più semplice e di uso più immediato.

Dato che si parla della stima dei parametri di un segnale nel rumore, la bontà della stima sarà certamente legata alla funzione di densità di probabilità (PDF) del rumore. Inoltre, affinché sia efficace il processo di stima la PDF deve dipendere dai parametri da stimare. Più è forte questa dipendenza più efficace sarà il processo di stima. Nel caso limite in cui la PDF non dipende dai parametri non sarà possibile effettuare la stima.

E' possibile dimostrare [Kay] che la varianza della stima di un parametro di uno stimatore depolarizzato deve soddisfare la seguente disuguaglianza:

$$\text{var}(\hat{\theta}) \geq \frac{1}{-E \left[\frac{\partial^2 \ln p(\mathbf{x}; \theta)}{\partial \theta^2} \right]}$$

Che è un indice della massima accuratezza che uno stimatore depolarizzato può raggiungere nelle condizione di rumore descritto dalla $p(\mathbf{x}; \theta)$.

Nel caso si voglia stimare un vettore di parametri

$$\theta = [\theta_1 \theta_2 \dots \theta_p]^T$$

bisognerà estrarre un vettore di CRLB, uno per ogni parametro.

Si può dimostrare, inoltre, che

$$\text{var}(\hat{\theta}_i) \geq [I^{-1}(\theta)]_{ii}$$

dove $I(\theta)$ è la matrice d'informazione di Fischer, definita come

$$[I(\theta)]_{ij} = -E \left[\frac{\partial^2 \ln p(\mathbf{x}; \theta)}{\partial \theta_i \partial \theta_j} \right]$$

Quindi, i CRLB saranno gli elementi posti lungo la diagonale della matrice d'informazione di Fischer invertita.

2.2.2 Calcolo del CRLB per una sinusoide

Ipotizzando di avere un segnale sinusoidale di cui bisogna stimare ampiezza frequenza e fase iniziale sporcata da rumore gaussiano bianco $w[n]$ con varianza σ^2

$$x[n] = A \cos(2\pi f_0 n + \phi) + w[n]$$

si può stabilire quali sono i CRLB dei tre parametri per uno stimatore depolarizzato. A tale scopo va valutata la matrice di informazione di Fischer:

$$[I(\theta)]_{ij} = \frac{1}{\sigma^2} \sum_{n=0}^{N-1} \frac{\partial s[n; \theta]}{\partial \theta_i} \frac{\partial s[n; \theta]}{\partial \theta_j}$$

e facendo le seguenti semplificazioni

$$\frac{1}{N^{i+1}} \sum_{n=0}^{N-1} n^i \sin(4\pi f_0 n + 2\phi) \approx 0$$

$$\frac{1}{N^{i+1}} \sum_{n=0}^{N-1} n^i \cos(4\pi f_0 n + 2\phi) \approx 0$$

si ottengono i seguenti valori per la matrice di informazione

$$[I(\theta)]_{11} = \frac{1}{\sigma^2} \sum_{n=0}^{N-1} \cos^2 \alpha = \frac{1}{\sigma^2} \sum_{n=0}^{N-1} \left(\frac{1}{2} + \frac{1}{2} \cos 2\alpha \right) \approx \frac{N}{2\sigma^2}$$

$$[I(\theta)]_{12} = -\frac{1}{\sigma^2} \sum_{n=0}^{N-1} A 2\pi n \cos \alpha \sin \alpha = -\frac{\pi A}{\sigma^2} \sum_{n=0}^{N-1} n \sin 2\alpha \approx 0$$

$$[I(\theta)]_{13} = -\frac{1}{\sigma^2} \sum_{n=0}^{N-1} A \cos \alpha \sin \alpha = -\frac{A}{2\sigma^2} \sum_{n=0}^{N-1} \sin 2\alpha \approx 0$$

$$[I(\theta)]_{22} = \frac{1}{\sigma^2} \sum_{n=0}^{N-1} A^2 (2\pi n)^2 \sin^2 \alpha = \frac{(2\pi A)^2}{\sigma^2} \sum_{n=0}^{N-1} n^2 \left(\frac{1}{2} - \frac{1}{2} \cos 2\alpha \right)$$

$$\approx \frac{(2\pi A)^2}{2\sigma^2} \sum_{n=0}^{N-1} n^2$$

$$[I(\theta)]_{23} = \frac{1}{\sigma^2} \sum_{n=0}^{N-1} A^2 2\pi n \sin^2 \alpha \approx \frac{\pi A^2}{\sigma^2} \sum_{n=0}^{N-1} n$$

$$[I(\theta)]_{33} = \frac{1}{\sigma^2} \sum_{n=0}^{N-1} A^2 \sin^2 \alpha \approx \frac{NA^2}{2\sigma^2}$$

quindi la matrice di informazione di Fisher diventa la seguente:

$$I(\theta) = \frac{1}{\sigma^2} \begin{bmatrix} \frac{N}{2} & 0 & 0 \\ 0 & 2A^2\pi^2 \sum_{n=0}^{N-1} n^2 & \pi A^2 \sum_{n=0}^{N-1} n \\ 0 & \pi A^2 \sum_{n=0}^{N-1} n & \frac{NA^2}{2} \end{bmatrix}$$

E, dopo l'inversione si ottiene

$$\text{var}(\hat{A}) \geq \frac{2\sigma^2}{N}$$

$$\text{var}(\hat{f}_0) \geq \frac{12}{(2\pi)^2 \eta N (N^2 - 1)}$$

$$\text{var}(\hat{\phi}) \geq \frac{2(2N - 1)}{\eta N (N + 1)}$$

dove $\eta = \frac{A^2}{2\sigma^2}$ è il rapporto segnale rumore. Il CRLB della frequenza decresce al crescere dell'SNR. E' da notare anche che CRLB decresce con l'inverso di N^3 .

2.3 La massima verosimiglianza e i minimi quadrati

Quando risulta particolarmente difficile trovare in forma chiusa lo stimatore a minima varianza (o semplicemente non esiste) si può ricorrere alla ricerca di uno stimatore a massima verosimiglianza (MLE) che risulta essere asintoticamente efficiente. In altre parole questo significa che uno stimatore a massima verosimiglianza tende ad essere uno stimatore ottimo se la stima viene effettuata su un numero sufficientemente grande di campioni del segnale.

Dal punto di vista operativo il MLE è il valore del parametro θ che massimizza la funzione di verosimiglianza $p(\mathbf{x}; \theta)$.

Per quanto riguarda la stima di un segnale immerso nel rumore va notato che il MLE si avvicina al CRLB per bassi valori dell'SNR.

Nel caso il rumore in cui è immerso il segnale è gaussiano bianco a media nulla e varianza σ la funzione di verosimiglianza assume la seguente forma

$$p(\mathbf{x}; \theta) = \frac{1}{(2\pi\sigma^2)^{N/2}} \exp \left[-\frac{1}{2\sigma^2} \sum_{n=0}^{N-1} (x[n] - d[n, \theta])^2 \right]$$

In questo caso è possibile trovare il MLE massimizzando la funzione di verosimiglianza *logaritmica asintotica* definita come

$$\begin{aligned} \ln(p(\mathbf{x}; \theta)) = & -\frac{N}{2} \ln(2\pi\sigma^2) \\ & - \frac{1}{2\sigma^2} \sum_{n=0}^{N-1} (x[n] - d[n, \theta])^2 \end{aligned} \quad 2.3$$

La ricerca del massimo si può effettuare ponendo la derivata della precedente espressione uguale a 0 e risolvendo rispetto a θ . Se si generalizza alla stima di più parametri si deve risolvere la seguente, dove $\boldsymbol{\theta}$ è il vettore dei parametri.

$$\frac{\partial \ln(p(\mathbf{x}; \boldsymbol{\theta}))}{\partial \boldsymbol{\theta}} = 0$$

Estendendo il discorso alla stima di un vettore di parametri $\boldsymbol{\theta}$ in rumore gaussiano si ottiene la seguente forma per la funzione di verosimiglianza,

$$p(\mathbf{x}; \boldsymbol{\theta}) = \frac{1}{(2\pi)^{N/2} \det^{1/2}(\mathbf{C})} \exp \left[-\frac{1}{2} (\mathbf{x}[n] - d[n, \boldsymbol{\theta}])^T \mathbf{C}^{-1} (\mathbf{x}[n] - d[n, \boldsymbol{\theta}]) \right]$$

dove \mathbf{C} è la matrice di covarianza del rumore.

I metodi che si basano su una funzione di verosimiglianza si fondano sulla conoscenza o sull'ipotesi che il rumore del segnale (cioè la parte stocastica non contemplata nel modello) abbia una PDF nota. Questo permette di mettere in piedi criteri di ottimalità che determinino la bontà della statistica adoperata. In molti casi pratici non si conosce a priori questa distribuzione oppure sarebbe troppo complicato costruire uno stimatore basato sulla funzione di verosimiglianza.

In questo contesto l'approccio più utilizzato è la *tecnica dei minimi quadrati (Least Squares, LS)*. Va messo in evidenza che l'utilizzo di questa tecnica non richiede nessuna assunzione probabilistica del segnale. Se da un lato questo permette di semplificare notevolmente gran parte dei problemi pratici d'altro canto non permette di definire delle performance statistiche.

E' da notare che in alcuni casi lo stimatore che viene definito con questo approccio può risultare operativamente identico a quello definito per mezzo della funzione di verosimiglianza. Ovviamente, mentre in quest'ultimo caso sono definiti dei vincoli operativi (rispetto delle ipotesi) ed è possibile determinarne a priori le performance statistiche nel caso dei minimi quadrati non esiste né l'una né l'altra cosa.

Se si considera un segnale campionato $x[n]$,

$$x[n] = d[n; \theta] + w[n]$$

l'unica cosa necessaria per l'applicazione del metodo dei minimi quadrati per la stima di un parametro θ è il modello deterministico del segnale $d[n; \theta]$.

A differenza dei metodi a massima verosimiglianza non si fa nessuna ipotesi probabilistica sul rumore $w[n]$.

La bontà della stima in questo caso dipenderà fortemente da quanto bene il modello scelto rappresenta il fenomeno.

Come visto in precedenza, la varianza della stima è considerata una misura della bontà dello stimatore. Tale varianza è una misura della discrepanza tra il valore vero del parametro e quello stimato. Il metodo dei minimi quadrati, alla luce di questo, cerca di minimizzare il quadrato degli scarti tra i campioni del segnale misurato $x[n]$ e quelli del segnale stimato $d[n; \theta]$. Ci si trova ancora una volta di fronte ad un problema di minimizzazione. Infatti la stima $\hat{\theta}$ è il valore θ che minimizza la seguente espressione:

$$J_{LS}(\theta) = \sum_{n=0}^{N-1} (x[n] - d[n, \theta])^2 \quad 2.4$$

cioè:

$$\hat{\theta}_{LS} = \arg \min_{\theta} J_{LS}(\theta)$$

Come si può facilmente verificare allo stesso risultato si giunge nel caso dello stimatore a massima verosimiglianza nel caso di rumore bianco a valor medio nullo. Infatti massimizzare l'espressione (2.3) equivale a minimizzare l'espressione

$$J_{ML}(\theta) = \sum_{n=0}^{N-1} (x[n] - d[n, \theta])^2$$

E lo stimatore può essere quindi espresso come:

$$\hat{\theta}_{ML} = \hat{\theta}_{LS} = \arg \min_{\theta} J_{ML}(\theta)$$

E' evidente che in questo caso la stima coincide. La differenza sta nel fatto che in presenza di un rumore con una PDF di natura diversa lo stimatore a massima verosimiglianza sarebbe diverso e sarebbe possibile ridefinirne le prestazioni in funzione delle caratteristiche del rumore. Lo stimatore con approccio ai minimi quadrati, per quanto detto all'inizio del paragrafo, resterebbe immutato; in ogni caso con i minimi quadrati nulla si saprebbe a priori circa la bontà della stima.

Per quanto riguarda la bontà della stima risulta che uno stimatore a massima verosimiglianza è non polarizzato e approssima il CRLB per $N \rightarrow \infty$, cioè

$$E(\hat{\theta}_{ML}) \rightarrow \theta$$

$$\text{var}(\hat{\theta}_{ML}) \rightarrow CRLB$$

Questo non è generalmente vero per una stima ai minimi quadrati.

2.3.1 Caso lineare

Un modello di un segnale è lineare se è possibile scrivere:

$$\mathbf{x} = \mathbf{H}\boldsymbol{\theta} + \mathbf{w}$$

Dove \mathbf{x} è la sequenza dei campioni osservati, $\boldsymbol{\theta}$ è il vettore dei parametri da stimare \mathbf{w} è la realizzazione di un processo gaussiano a valor medio nullo e varianza σ^2 e \mathbf{H} è la matrice dei coefficienti (*matrice di osservazione*). E' da notare che in un modello lineare la matrice dei coefficienti non dipende dai parametri da stimare $\boldsymbol{\theta}$. Questo rappresenta un grande vantaggio perché permette di effettuare la stima in forma chiusa. Dal punto di vista computazionale questo rappresenta un grande vantaggio in quanto non richiede dei processi iterativi.

E quindi la matrice di covarianza di $\hat{\boldsymbol{\theta}}$ sarà $I^{-1}(\boldsymbol{\theta})$. –per verificare se questa condizione è soddisfatta per un modello lineare si può procedere nel modo seguente:

$$\begin{aligned} \frac{\partial \ln p(\mathbf{x}; \boldsymbol{\theta})}{\partial \boldsymbol{\theta}} &= \frac{\partial}{\partial \boldsymbol{\theta}} \left[-\ln(2\pi\sigma^2)^{\frac{N}{2}} - \frac{1}{2\sigma^2} (\mathbf{x} - \mathbf{H}\boldsymbol{\theta})^T (\mathbf{x} - \mathbf{H}\boldsymbol{\theta}) \right. \\ &= -\frac{1}{2\sigma^2} \frac{\partial}{\partial \boldsymbol{\theta}} [\mathbf{x}^T \mathbf{x} - 2\mathbf{x}^T \mathbf{H}\boldsymbol{\theta} + \boldsymbol{\theta}^T \mathbf{H}^T \mathbf{H}\boldsymbol{\theta}] \end{aligned} \quad 2.5$$

e sfruttando le identità

$$\frac{\partial \mathbf{b}^T \boldsymbol{\theta}}{\partial \boldsymbol{\theta}} = \mathbf{b}$$

$$\frac{\partial \boldsymbol{\theta}^T \mathbf{A}\boldsymbol{\theta}}{\partial \boldsymbol{\theta}} = 2\mathbf{A}\boldsymbol{\theta}$$

per una matrice simmetrica \mathbf{A} , si ottiene:

$$\frac{\partial \ln p(\mathbf{x}; \boldsymbol{\theta})}{\partial \boldsymbol{\theta}} = \frac{1}{\sigma^2} [\mathbf{H}^T \mathbf{x} - \mathbf{H}^T \mathbf{H}\boldsymbol{\theta}]$$

e assumendo che $\mathbf{H}^T \mathbf{H}$ sia invertibile:

$$\frac{\partial \ln p(\mathbf{x}; \boldsymbol{\theta})}{\partial \boldsymbol{\theta}} = \frac{\mathbf{H}^T \mathbf{H}}{\sigma^2} [(\mathbf{H}^T \mathbf{H})^{-1} \mathbf{H}^T \mathbf{x} - \boldsymbol{\theta}]$$

Dalla quale si può dedurre [Kay] che:

$$\hat{\theta} = (H^T H)^{-1} H^T x$$

$$I(\theta) = \frac{H^T H}{\sigma^2}$$

Questo implica che uno stimatore lineare è uno stimatore depolarizzato a minima varianza (MVU) e quindi la sua matrice di covarianza $C_{\hat{\theta}}$ (data da $I^{-1}(\theta)$) coincide con il limite inferiore di Cramer-Rao:

$$C_{\hat{\theta}} = I^{-1}(\theta) = CRLB = \sigma^2 (\mathbf{H}^T \mathbf{H})^{-1}$$

Un discorso analogo può essere fatto per il metodo ai minimi quadrati.

2.3.2 Caso non lineare

In molti casi la matrice di osservazione \mathbf{H} dipende dai parametri da stimare θ . Quando ciò accade si dice che il problema è non lineare.

Dal punto di vista operativo questa situazione complica notevolmente il problema della massimizzazione della funzione di verosimiglianza in quando non più esprimibile in forma chiusa.

In questi casi bisogna ricorrere a metodi numerici di ricerca a griglia o iterativi. Questa è la situazione che si presenta nella maggior parte dei casi.

Per esempio, uno degli algoritmi ricorsivi più usati in questi casi è il metodo di Newton-Raphson che si basa sulla linearizzazione della derivata per ottenere ad ogni passo del processo una nuova stima più vicina al valore effettivo rispetto al valore precedente. In particolare, ponendo

$$g(\theta) = \frac{\partial \ln(p(x; \theta))}{\partial \theta} \quad 2.6$$

e sviluppando in serie di Taylor troncata al primo ordine, si ottiene:

$$g(\theta) \approx g(\theta_0) + \left. \frac{dg(\theta)}{d\theta} \right|_{\theta=\theta_0} (\theta - \theta_0)$$

dove θ_0 è la prestima del parametro θ . Dalla prestima è possibile calcolare il valore della prima iterazione θ_1 sfruttando la precedente relazione nel modo seguente:

$$\theta_1 = \theta_0 - \frac{g(\theta_0)}{\left. \frac{dg(\theta)}{d\theta} \right|_{\theta=\theta_0}}$$

In generale è possibile calcolare il nuovo valore della stima al passo $k+1$ a partire dal stima al passo k usando la seguente formula:

$$\theta_{k+1} = \theta_k - \frac{g(\theta_k)}{\left. \frac{dg(\theta)}{d\theta} \right|_{\theta=\theta_k}} \quad 2.7$$

E' da notare che man mano che raggiunge il vero valore per il quale si annulla $g(\theta)$, θ_{k+1} tende ad avere lo stesso valore di θ_k . Sostituendo la (2.6) nella (2.7) si ottiene

$$\theta_{k+1} = \theta_k - \left[\frac{\partial^2 \ln p(\mathbf{x}; \theta)}{\partial \theta^2} \right]^{-1} \left. \frac{\partial \ln p(\mathbf{x}; \theta)}{\partial \theta} \right|_{\theta=\theta_k}$$

Questo risultato mette in evidenza che se in prossimità dello zero della massimo della $p(\mathbf{x}; \theta)$ la derivata seconda del secondo termine assumesse un valore molto piccolo l'algoritmo potrebbe non convergere e si innescherebbero delle oscillazioni. Un altro problema che si potrebbe riscontrare è la presenza di massimi locali. L'algoritmo potrebbe convergere ad uno di questi massimi raggiungendo una stima sub ottima. Quest'ultimo problema può essere efficacemente evitato se la prestima θ_0 è sufficientemente vicina al massimo assoluto.

2.4 Metodi di stima parametrica per una sinusoide

In questo paragrafo verrà derivato lo stimatore a massima verosimiglianza nel caso di un segnale $x[n]$ esprimibile come:

$$x[n] = A \cos(2\pi f_0 n + \phi) + w[n]$$

Nel caso il rumore $w[n]$ sia gaussiano a valor medio nullo e varianza σ . In questa ipotesi, per quanto detto in precedenza, lo stimatore a massima verosimiglianza coincide con quello ai minimi quadrati. Nel proseguo del paragrafo verrà mostrato come sia possibile derivare dalla massima verosimiglianza il metodo di stima basato sulla massimizzazione del periodogramma, che rappresenta il raccordo tra la teoria della stima e l'analisi di Fourier, che rappresenta di gran lunga lo strumento più utilizzato nella stima spettrale. Verrà quindi analizzata la trasformata discreta di Fourier e le sue tecniche di interpolazione delle righe spettrali per aumentarne la risoluzione in frequenza.

2.4.1 Stimatore a massima verosimiglianza e minimi quadrati

Nel caso la sinusoide sia immersa in un rumore gaussiano a valor medio nullo e varianza σ , la funzione di verosimiglianza da massimizzare risulta essere la seguente:

$$p(\mathbf{x}; \boldsymbol{\theta}) = -\frac{1}{(2\pi\sigma^2)^{\frac{N}{2}}} \exp \left[-\frac{1}{2\sigma^2} \sum_{n=0}^{N-1} (x[n] - A \cos(2\pi f_0 n + \phi))^2 \right]$$

dove $A > 0$, e $0 < f_0 < 1/2$ (frequenza normalizzata). Lo stimatore a massima verosimiglianza può essere quindi ottenuto minimizzando la seguente espressione rispetto ai tre parametri:

$$J(A, f_0, \phi) = \sum_{n=0}^{N-1} (x[n] - A \cos(2\pi f_0 n + \phi))^2 \quad 2.8$$

Nelle ipotesi indicate, per quanto detto in precedenza, *lo stimatore a massima verosimiglianza coincide in questo caso allo stimatore ai minimi quadrati (LS)*.

E' evidente che il problema è lineare per l'ampiezza ma non lineare per fase e frequenza.

Riscrivendo la (2.8) nel modo seguente

$$J(A, f_0, \phi) = \sum_{n=0}^{N-1} (x[n] - A \cos \phi \cos(2\pi f_0 n) - A \sin \phi \sin(2\pi f_0 n))^2$$

Ed eseguendo la trasformazione

$$\alpha_1 = A \cos \phi$$

$$\alpha_2 = A \sin \phi$$

si ottiene

$$J(\alpha_1, \alpha_2, f_0) = \sum_{n=0}^{N-1} (x[n] - \alpha_1 \cos(2\pi f_0 n) - \alpha_2 \sin(2\pi f_0 n))^2$$

Rendendo il problema lineare su α_1 e α_2 e non lineare in f_0

Da α_1 e α_2 sarà possibile ricavare nuovamente A e ϕ sfruttando la relazione inversa:

$$\begin{aligned} A &= \sqrt{\alpha_1^2 + \alpha_2^2} \\ \phi &= \arctan\left(\frac{\alpha_2}{\alpha_1}\right) \end{aligned} \tag{2.9}$$

Ponendo

$$c = [1 \quad \cos 2\pi f_0 \quad \dots \quad \cos 2\pi f_0 (N-1)]^T$$

$$s = [0 \quad \sin 2\pi f_0 \quad \dots \quad \sin 2\pi f_0 (N-1)]^T$$

Si ottiene

$$\begin{aligned}
 J'(\alpha_1, \alpha_2, f_0) &= (\mathbf{x} - \alpha_1 \mathbf{c} - \alpha_2 \mathbf{s})^T (\mathbf{x} - \alpha_1 \mathbf{c} - \alpha_2 \mathbf{s}) \\
 &= (\mathbf{x} - \mathbf{H}\boldsymbol{\alpha})^T (\mathbf{x} - \mathbf{H}\boldsymbol{\alpha})
 \end{aligned}
 \tag{2.10}$$

dove $\boldsymbol{\alpha} = [\alpha_1 \ \alpha_2]^T$ e $\mathbf{H} = [\mathbf{c} \ \mathbf{s}]$.

La funzione da minimizzare su $\boldsymbol{\alpha}$ è la stessa del caso lineare della (2.5); quindi la soluzione sarà data da

$$\hat{\boldsymbol{\alpha}} = (\mathbf{H}^T \mathbf{H})^{-1} \mathbf{H}^T \mathbf{x}
 \tag{2.11}$$

Bisogna mettere in evidenza che \mathbf{H} dipende da f_0 che è l'altro parametro da stimare.

Riscrivendo la (2.10) sostituendo ad $\boldsymbol{\alpha}$ l'espressione della sua stima $\hat{\boldsymbol{\alpha}}$ data dalla (2.11) si ottiene

$$\begin{aligned}
 J'(a_1, a_2, f_0) &= (\mathbf{x} - \mathbf{H}\hat{\boldsymbol{\alpha}})^T (\mathbf{x} - \mathbf{H}\hat{\boldsymbol{\alpha}}) \\
 J'(a_1, a_2, f_0) &= (\mathbf{x} - \mathbf{H}(\mathbf{H}^T \mathbf{H})^{-1} \mathbf{H}^T \mathbf{x})^T (\mathbf{x} - \mathbf{H}(\mathbf{H}^T \mathbf{H})^{-1} \mathbf{H}^T \mathbf{x}) \\
 J'(a_1, a_2, f_0) &= \mathbf{x}^T (\mathbf{I} - \mathbf{H}(\mathbf{H}^T \mathbf{H})^{-1} \mathbf{H}^T) \mathbf{x}
 \end{aligned}$$

essendo $I - \mathbf{H}(\mathbf{H}^T \mathbf{H})^{-1} \mathbf{H}^T$ una matrice idempotente (cioè vale la proprietà $\mathbf{A}^2 = \mathbf{A}$).

Per trovare \hat{f}_0 si deve minimizzare J' su f_0 che significa massimizzare la seguente

$$\mathbf{x}^T \mathbf{H}(\mathbf{H}^T \mathbf{H})^{-1} \mathbf{H}^T \mathbf{x}$$

che, risulta essere pari a

$$\begin{bmatrix} \mathbf{c}^T \mathbf{x} \\ \mathbf{s}^T \mathbf{x} \end{bmatrix}^T \begin{bmatrix} \mathbf{c}^T \mathbf{c} & \mathbf{c}^T \mathbf{s} \\ \mathbf{s}^T \mathbf{c} & \mathbf{s}^T \mathbf{s} \end{bmatrix}^{-1} \begin{bmatrix} \mathbf{c}^T \mathbf{x} \\ \mathbf{s}^T \mathbf{x} \end{bmatrix} \quad 2.12$$

Lo stimatore a massima verosimiglianza per una sinusoide immersa in rumore gaussiano a valor medio nullo (che coincide con lo stimatore ai minimi quadrati) è quindi

$$\hat{f}_{0,ML} = \hat{f}_{0,LS} = \arg \max_{f_0} \begin{bmatrix} \mathbf{c}^T \mathbf{x} \\ \mathbf{s}^T \mathbf{x} \end{bmatrix}^T \begin{bmatrix} \mathbf{c}^T \mathbf{c} & \mathbf{c}^T \mathbf{s} \\ \mathbf{s}^T \mathbf{c} & \mathbf{s}^T \mathbf{s} \end{bmatrix}^{-1} \begin{bmatrix} \mathbf{c}^T \mathbf{x} \\ \mathbf{s}^T \mathbf{x} \end{bmatrix}$$

Questa massimizzazione va effettuata in maniera iterativa. Una volta ottenuta \hat{f}_0 si possono calcolare in forma chiusa $\hat{\alpha}_1$ e $\hat{\alpha}_2$ dalla (2.11) e quindi \hat{A} e $\hat{\phi}$ sfruttando la (2.9).

Bisogna osservare che dal punto di vista della complessità computazionale la stima della frequenza sfruttando la (2.12) può risultare molto onerosa. Infatti, è richiesta l'inversione di una matrice ad ogni passo dell'iterazione.

2.4.2 Il periodogramma

Un metodo diretto per la stima spettrale di un segnale è il calcolo del periodogramma è definito come

$$I(f) = \frac{1}{N} \left| \sum_{n=0}^{N-1} x[n] \exp(-j2\pi fn) \right|^2 \quad 2.13$$

che corrisponde sostanzialmente allo spettro di densità di potenza per un segnale campionato $x[n]$. Si noti che il periodogramma è definito per qualunque valore di f .

Nel caso di un tono sinusoidale immerso nel rumore, la stima \hat{f}_0 della frequenza del tono può essere quindi ottenuta massimizzando $I(f)$ su f .

$$\hat{f}_0 = \max_f I(f) = \max_f \left| \sum_{n=0}^{N-1} x[n] \exp(-j2\pi fn) \right|^2$$

Come nel caso della stima a massima verosimiglianza, la ricerca del massimo va effettuata in maniera iterativa. Rispetto allo stimatore a massima verosimiglianza, l'espressione da massimizzare in questo caso risulta notevolmente più semplice; questo rappresenta senza dubbio un vantaggio, ed è il motivo per il quale tutte le tecniche basate sulla trasformata di Fourier

(compreso il periodogramma) sono largamente utilizzate nella pratica per la stima spettrale.

Tuttavia tale stima mostra dei limiti in alcune condizioni applicative che possono essere illustrati osservando che il periodogramma può essere visto come un'approssimazione della funzione di verosimiglianza (2.12).

Infatti, considerando la (2.13) si può ottenere la (2.12) nelle seguenti condizioni:

$$\begin{aligned} \frac{1}{N} c^T s &= \frac{1}{N} s^T c = \frac{1}{N} \sum_{n=0}^{N-1} \cos 2\pi f_0 n \sin 2\pi f_0 n = \frac{1}{2N} \sum_{n=0}^{N-1} \sin 4\pi f_0 n \\ \frac{c^T c}{N} &\approx \frac{1}{2} \\ \frac{s^T s}{N} &\approx \frac{1}{2} \end{aligned} \tag{2.14}$$

In modo che la (2.12) si trasformi nella

$$\begin{bmatrix} c^T \mathbf{x} \\ s^T \mathbf{x} \end{bmatrix}^T \begin{bmatrix} \frac{N}{2} & 0 \\ 0 & \frac{N}{2} \end{bmatrix}^{-1} \begin{bmatrix} c^T \mathbf{x} \\ s^T \mathbf{x} \end{bmatrix}$$

Che può essere scritta esattamente nella forma (2.13)

Da notare che adesso la matrice da invertire non dipende più da f_0 , il che rende il calcolo più agevole.

Ricordando che f_0 è la frequenza normalizzata

$$f_0 = \frac{f}{f_s}$$

dove f_s è la frequenza di campionamento del segnale, si può osservare che le approssimazioni (2.14) sono valide in generale per $N \rightarrow \infty$; questo implica che il periodogramma tende asintoticamente a coincidere con la funzione di verosimiglianza [Hayes]. Quindi, per finestre di osservazioni fino a qualche periodo del segnale la massimizzazione del periodogramma fornisce una stima errata della frequenza.

2.4.3 Il periodogramma discreto, la DFT e la DFT interpolata

I valori del periodogramma alle frequenze $f_k = k/N$ con $k = 0, 1, \dots, N - 1$, in riferimento alle approssimazioni fatte nella (2.14) coincidono con i valori della funzione di massima verosimiglianza per gli stessi valori di frequenza.

Quindi è possibile definire una versione discreta del periodogramma

$$I(f_k) = \frac{1}{N} \left| \sum_{n=0}^{N-1} x[n] \exp(-j2\pi f_k n) \right|^2$$

In cui i valori coincidono con i rispettivi della funzione di verosimiglianza.

Si noti che lo stesso discorso vale per il modulo della Trasformata di Fourier Discreta (DFT)

$$DFT(f_k) = \frac{1}{N} \left| \sum_{n=0}^{N-1} x[n] \exp(-j2\pi f_k n) \right|$$

L'enorme importanza che questa trasformata ha nell'elaborazione digitale dei segnali sta notoriamente nel fatto che esiste un algoritmo veloce per calcolarne i valori, la Fast Fourier Transform (FFT). La FFT può essere calcolata se N è una potenza di 2. La bassa complessità computazionale ha reso la FFT l'algoritmo più utilizzato nelle applicazioni DSP hardware per la stima spettrale.

Nelle applicazioni per la stima di frequenza il grosso limite di tali algoritmi è la risoluzione.

Infatti, potendo calcolare soltanto i valori della frequenza normalizzata $f_k = k/N$, la risoluzione risulta essere pari a

$$\Delta f = \frac{f_s}{N} = \frac{1}{T_w}$$

dove T_w è la durata della finestra di osservazione del segnale. Questo implica che per avere risoluzioni in frequenza adeguate bisogna calcolare la trasformata su osservazioni il più possibile lunghe. Questo diventa un problema nel caso sia necessario effettuare una stima osservando solo pochi periodi del segnale.

L'approccio più frequente in letteratura per aumentare la risoluzione in frequenza della DFT si basa su tecniche di interpolazione del picco. Queste tecniche, che cadono sotto il nome di DFT interpolata (IpDFT), consistono nel proporre una formula che legghi i valori del picco della DFT e dei suoi primi vicini ad un parametro correttivo della frequenza.

L'interpolazione appare una tecnica particolarmente adeguata se il picco (e i valori adiacenti dello spettro) contengono la maggior parte della potenza totale del segnale.

In letteratura esistono diversi algoritmi di interpolazione, di cui un confronto è mostrato in [Bischl] dal quale evince che il metodo che offre effettivamente le prestazioni migliori nella stima della frequenza è quello proposto da M. D. Macleod in [Macleod]. In effetti, la maggior parte dei metodi proposti non sono caratterizzabili statisticamente ed hanno natura empirica. Al contrario, Macleod dimostra nel suo lavoro che il suo algoritmo tende asintoticamente al CRLB.

L'algoritmo calcola il termine di correzione come di seguito illustrato. Ponendo

$$\tau = Y_k \quad R_i = \text{Re}[Y_i \tau^*]$$

Dove Y_k è il valore massimo dello spettro complesso (nella forma classica dei numeri complessi) e k è l'indice della riga spettrale corrispondente.

$$\gamma = \frac{R_{k-1} - R_{k+1}}{2R_k + R_{k+1} + R_{k-1}}$$

si calcola δ come

$$\delta = \frac{\sqrt{1 + 8\gamma^2} - 1}{4\gamma}$$

La stima della frequenza del segnale risulterà essere:

$$\hat{f}_{mcl} = (k + \delta) \frac{f_s}{N} = \frac{(k + \delta)}{T_W}$$

Il grande vantaggio di questo metodo è la bassa complessità computazionale richiesta e l'ottima accuratezza nella stima. Ma, come verrà mostrato in seguito, anche questo metodo mostra dei limiti in accuratezza per finestre di durata comparabile con un periodo del segnale.

2.5 L'algoritmo proposto: una versione non ricorsiva del metodo ai minimi quadrati

Per quanto visto in precedenza, il metodo dei minimi quadrati coincide con lo stimatore a massima verosimiglianza nel caso in cui il residuo del segnale osservato abbia effettivamente una distribuzione di probabilità gaussiana a valor

medio nullo. L'utilizzo di tale algoritmo in alcune applicazioni è limitato dal fatto che non offre una soluzione in forma chiusa e necessità di una soluzione di tipo ricorsivo per la ricerca del minimo del tipo illustrato nel paragrafo 2.3.2. Inoltre il calcolo ad ogni iterazione risulta gravoso a causa della necessità di invertire una matrice. Tale complessità computazionale ha di fatto escluso questa categoria di algoritmi da applicazioni real-time. In questo paragrafo verrà proposta una soluzione che permette il calcolo approssimato in forma chiusa dello stimatore ai minimi quadrati. L'approssimazione è valida in certe condizioni che sono sicuramente rispettate nel caso di segnali di rete. Nell'applicazione per la power quality è inoltre evitato il problema della prestima della frequenza a causa del fatto che in qualsiasi condizione il valore vero si discosta di poco dal suo valore nominale, come visto nel paragrafo introduttivo di questo capitolo.

Il calcolo dello stimatore approssimato avverrà sia nel caso di un modello di segnale a singolo tono del tipo:

$$g(t, \omega, A, \varphi) = A \sin(\omega t + \varphi)$$

Sia nel caso si consideri un modello multi armonico del tipo:

$$g(t, \omega, \mathbf{A}, \boldsymbol{\varphi}) = \sum_{k=1}^{N_{arm}} A_k \sin(k\omega t + \varphi_k)$$

2.5.1 Modello a singolo tono

Come già discusso in precedenza il problema della minimizzazione di questa funzione è di natura non lineare rispetto ad ω e φ e non permette di ottenere la soluzione esatta in forma chiusa. In [Caciotta] il problema viene affrontato nel caso in cui la frequenza oscilla intorno ad un valore noto, come nel caso della frequenza di rete. Il metodo proposto permette di giungere ad una soluzione in forma chiusa del problema valida intorno alla frequenza centrale. In seguito verrà presentata una rielaborazione del calcolo.

Considerando il caso analitico tempo continuo l'espressione della funzione da minimizzare può essere scritta in forma integrale nel modo seguente:

$$\begin{aligned} J(t, \theta) &= \int_0^T (y(t) - A \sin(\omega t + \varphi))^2 dt \\ &= \int_0^T (y(t) - A \cos\varphi \sin(\omega t) - A \sin\varphi \cos(\omega t))^2 dt \end{aligned}$$

L'estremo superiore T , rappresenta la durata della finestra di osservazione del segnale stesso e può assumere qualunque valore.

ponendo:

$$\alpha = A \cos\varphi$$

$$\beta = A \sin\varphi$$

si ottiene

$$J(t, \theta) = \int_0^T (y(t) - \alpha \sin(\omega t) - \beta \cos(\omega t))^2 dt$$

Questa forma risulta conveniente per il calcolo in quanto il problema è ora non lineare soltanto rispetto alla variabile ω .

La minimizzazione nelle variabili α e β si ottiene calcolando le derivate parziali e uguagliandole a 0.

$$\frac{\partial J}{\partial \alpha} = 0 = \int_0^T (y(t) - \alpha \sin(\omega t) - \beta \cos(\omega t))(-\sin(\omega t)) dt$$

$$\frac{\partial J}{\partial \beta} = 0 = \int_0^T (y(t) - \alpha \sin(\omega t) - \beta \cos(\omega t))(-\cos(\omega t)) dt$$

Svolgendo i prodotti indicati sotto il simbolo di integrale si perviene alla forma seguente:

$$\alpha \int_0^T \sin^2(\omega t) dt + \beta \int_0^T \cos(\omega t) \sin(\omega t) dt = \int_0^T y(t) \sin(\omega t) dt$$

$$\beta \int_0^T \sin^2(\omega t) dt + \alpha \int_0^T \cos(\omega t) \sin(\omega t) dt = \int_0^T y(t) \cos(\omega t) dt$$

metodo ai minimi quadrati

A questo punto è possibile svolgere gli integrali calcolabili, lasciando inalterati quelli che dipendono da $y(t)$, ottenendo:

$$\alpha \left(\frac{T}{2} - \frac{\sin(2\omega T)}{4\omega} \right) + \beta \frac{\sin^2(\omega t)}{2\omega} = S_0$$

$$\beta \left(\frac{T}{2} + \frac{\sin(2\omega T)}{4\omega} \right) + \alpha \frac{\sin^2(\omega t)}{2\omega} = C_0$$

avendo posto

$$S_0 = \int_0^T y(t) \sin(\omega t) dt$$

$$C_0 = \int_0^T y(t) \cos(\omega t) dt$$

Invertendo le relazioni precedenti si ricavano le espressioni per α e β seguenti:

$$\alpha(\omega) = \frac{\left(\frac{T}{2} + \frac{\sin(2\omega T)}{4\omega}\right) S_0 - \frac{\sin^2(\omega t)}{2\omega} C_0}{\frac{T^2}{4} - \frac{\sin^2(2\omega t)}{16\omega^2} - \frac{\sin^4(\omega t)}{4\omega^2}}$$

2.15

$$\beta(\omega) = \frac{\left(\frac{T}{2} - \frac{\sin(2\omega T)}{4\omega}\right) C_0 - \frac{\sin^2(\omega t)}{2\omega} S_0}{\frac{T^2}{4} - \frac{\sin^2(2\omega t)}{16\omega^2} - \frac{\sin^4(\omega t)}{4\omega^2}}$$

Si noti che le due espressioni calcolate sono funzione di ω .

A questo punto è possibile calcolare la derivata rispetto ad ω sostituendo ad α e β le espressioni $\alpha(\omega)$ e $\beta(\omega)$ appena trovate. Si ottiene:

$$\begin{aligned} \frac{\partial J}{\partial \omega} = 2 \int_0^T & (y(t) - \alpha(\omega) \sin(\omega t) - \beta(\omega) \cos(\omega t)) (-\alpha(\omega) t \cos(\omega t) \\ & + \beta(\omega) t \sin(\omega t) - \alpha'(\omega) \sin(\omega t) - \beta'(\omega) \cos(\omega t)) dt \end{aligned}$$

Svolgendo i prodotti e separando gli integrali si ottiene:

 metodo ai minimi quadrati

$$\begin{aligned}
 \frac{\partial J}{\partial \omega} = 2 & \left[-\alpha(\omega) \int_0^T y(t)t \cos(\omega t) dt + \beta(\omega) \int_0^T y(t)t \sin(\omega t) dt \right. \\
 & - \alpha'(\omega) \int_0^T y(t) \sin(\omega t) dt - \beta'(\omega) \int_0^T y(t) \cos(\omega t) dt \\
 & + (\alpha(\omega)^2 - \beta(\omega)^2) \int_0^T t \cos(\omega t) \sin(\omega t) dt \\
 & + \alpha(\omega)\beta(\omega) \left(\int_0^T t \cos^2(\omega t) dt - \int_0^T t \sin^2(\omega t) dt \right) \\
 & + (\beta(\omega)\alpha'(\omega) + \alpha(\omega)\beta'(\omega)) \int_0^T \cos(\omega t) \sin(\omega t) dt \\
 & \left. + \alpha(\omega)\alpha'(\omega) \int_0^T \sin^2(\omega t) dt + \beta(\omega)\beta'(\omega) \int_0^T \cos^2(\omega t) dt \right]
 \end{aligned}$$

Gli integrali presenti nell'espressione che non contengono il segnale in esame $y(t)$ possono essere risolti in forma chiusa, ottenendo:

$$\begin{aligned}
\frac{\partial J}{\partial \omega} = & -2 \left(\int_0^T t \cos(\omega T) y(t) dt \right) \alpha(\omega) + 2 \left(\int_0^T t \sin(\omega T) y(t) dt \right) \beta(\omega) \\
& + 2 \left(\frac{-1 - 2T^2 \omega^2 + \cos(2\omega T) + 2T\omega \sin(2\omega T)}{8\omega^2} \right. \\
& + \left. \frac{-1 + 2T^2 \omega^2 + \cos(2\omega T) + 2T\omega \sin(2\omega T)}{8\omega^2} \right) \alpha(\omega) \beta(\omega) \\
& + \frac{(-2T\omega \cos(2\omega T) + \sin(2\omega T))(\alpha(\omega)^2 - \beta(\omega)^2)}{4\omega^2} \\
& - 2 \left(\int_0^T \sin(\omega T) y(t) dt \right) \alpha'(\omega) \\
& + 2 \left(\frac{T}{2} - \frac{\sin(2\omega T)}{4\omega} \right) \alpha(\omega) \alpha'(\omega) \\
& - 2 \left(\int_0^T \cos(\omega T) y(t) dt \right) \beta'(\omega) \\
& + \frac{(2T\omega + \sin(2\omega T))\beta(\omega)\beta'(\omega)}{2\omega} \\
& + \frac{\sin(\omega T)^2(\beta(\omega)\alpha'(\omega) + \alpha(\omega)\beta'(\omega))}{\omega} = 0
\end{aligned}$$

Ponendo

$$C_i(\omega, T) = \int_0^T y[t] t^i \cos(\omega t) dt$$

$$S_i(\omega, T) = \int_0^T y[t] t^i \sin(\omega t) dt$$

si ottiene

$$\begin{aligned}
\frac{\partial J}{\partial \omega} = & -2C_1(\omega, T)\alpha(\omega) + 2S_1(\omega, T)\beta(\omega) \\
& + 2\left(\frac{-1 - 2T^2\omega^2 + \cos(2\omega T) + 2T\omega \sin(2\omega T)}{8\omega^2}\right. \\
& \left. + \frac{-1 + 2T^2\omega^2 + \cos(2\omega T) + 2T\omega \sin(2\omega T)}{8\omega^2}\right)\alpha(\omega)\beta(\omega) \\
& + \frac{(-2T\omega \cos(2\omega T) + \sin(2\omega T))(\alpha(\omega)^2 - \beta(\omega)^2)}{4\omega^2} \\
& - 2S_0(\omega, T)\alpha'(\omega) + 2\left(\frac{T}{2} - \frac{\sin(2\omega T)}{4\omega}\right)\alpha(\omega)\alpha'(\omega) \\
& - 2C_0(\omega, T)\beta'(\omega) + \frac{(2T\omega + \sin(2\omega T))\beta(\omega)\beta'(\omega)}{2\omega} \\
& + \frac{\sin(\omega T)^2(\beta(\omega)\alpha'(\omega) + \alpha(\omega)\beta'(\omega))}{\omega} = 0
\end{aligned}$$

La pulsazione del segnale può essere quindi calcolata in maniera ricorsiva cercando il valore di ω che annulla l'espressione precedente tenendo in conto la (2.15). La complessità dell'espressione la rende operativamente poco sfruttabile. Per questo motivo facendo opportune osservazioni non solo si può semplificare l'espressione ma si può giungere ad una soluzione in forma chiusa valida in un opportuno range.

La prima considerazione riguarda la finestra di osservazione T . Come detto in precedenza si può il calcolo è valido per qualunque valore di T . Per questo motivo è possibile scegliere per T non un valore fisso ma un valore adattivo in

modo che la finestra di osservazione sia esattamente pari ad un numero intero di periodi di $y(t)$

$$T = n \frac{2\pi}{\omega} \quad \text{con } n \in \mathbb{N}$$

In questa condizione le espressioni diventano decisamente più maneggevoli.

Risulta

$$\alpha(\omega) = \frac{\omega}{n\pi} S_0(\omega)$$

$$\beta(\omega) = \frac{\omega}{n\pi} C_0(\omega)$$

$$\alpha'(\omega) = \frac{\omega}{n\pi} C_1(\omega)$$

$$\beta'(\omega) = -\frac{\omega}{n\pi} S_1(\omega)$$

ed ovviamente

$$C_i(\omega) = \int_0^{n2\pi/\omega} y(t) t^i \cos(\omega t) dt$$

$$S_i(\omega) = \int_0^{n2\pi/\omega} y(t) t^i \sin(\omega t) dt$$

In queste condizioni si ottiene la seguente espressione per la derivata rispetto ad ω :

 metodo ai minimi quadrati

$$LS(\omega) = \frac{\partial \theta}{\partial \omega} = \frac{1}{n\pi} (C_0(\omega)^2 - S_0(\omega)^2 + 2\omega(C_0(\omega)S_1(\omega) - S_0(\omega)C_1(\omega))) \quad 2.16$$

La pulsazione che minimizza la (2.16) è quindi quella per la quale:

$$\frac{1}{n\pi} (C_0(\omega)^2 - S_0(\omega)^2 + 2\omega(C_0(\omega)S_1(\omega) - S_0(\omega)C_1(\omega))) = 0$$

Quindi, l'utilizzo di un estremo di integrazione adattivo semplifica notevolmente la funzione di cui andranno ricercati gli zeri.

L'obiettivo che ci si prefigge è quello di evitare la ricorsione. Sfruttando lo sviluppo in serie di Taylor, considerando che le funzioni dipendenti da ω sono tutte derivabili, deve valere la relazione:

$$\sum_{i=0}^{\infty} (\omega - \Omega)^i \frac{1}{i!} \left. \frac{\partial^i LS(\omega)}{\partial \omega^i} \right|_{\omega=\Omega} = 0$$

dove si considera lo sviluppo centrato intorno ad un determinato valore della pulsazione indicato con Ω . Se la pulsazione incognita ω del segnale $y(t)$ presenta piccole variazioni intorno a Ω , si può arrestare lo sviluppo in serie considerando un numero finito di termini:

$$\sum_{i=0}^g (\omega - \Omega)^i \frac{1}{i!} \frac{\partial^i LS(\omega)}{\partial \omega^i} \Big|_{\omega=\Omega} = 0$$

Chiamando $\delta\omega$ il discostamento della pulsazione reale ω da Ω

$$\delta\omega = \omega - \Omega$$

e indicando con $LS^{(i)}(\omega)$ la derivata parziale i -esima rispetto ad ω di $LS(\omega)$ si può scrivere:

$$\sum_{i=0}^g \frac{1}{i!} LS^{(i)}(\Omega) \delta\omega^i = 0$$

La ricerca degli zeri è quindi ricondotto alla risoluzione di un polinomio di grado g :

$$\sum_{i=0}^g a_i \delta\omega^i = 0 \tag{2.17}$$

con

$$a_i = \frac{1}{i!} LS^{(i)}(\Omega)$$

metodo ai minimi quadrati

La (2.17) risulta risolvibile in forma chiusa fino a $g=4$. In questo modo la ricorsione è evitata ed è sufficiente calcolare le prime g derivate di $LS(\omega)$ che contengono i termini dipendenti dall'osservabile $y(t)$. Questi termini vanno tutti calcolati in $\omega = \Omega$. L'unica accortezza sta nel fatto che nel calcolare $LS^{(i)}(\omega)$ si dovrà tener conto della dipendenza da ω degli estremi di integrazione degli integrali presenti nella (2.16).

Qui di seguito è mostrato il calcolo delle prime tre derivate di $LS(\omega)$, evitando di esplicitare le dipendenze da ω .

$$LS^{(1)}(\omega) = \frac{1}{n\pi} \left(2(-C_1 S_0 + C_0 S_1) + 2C_0 C_0^{(1)} - 2S_0 S_0^{(1)} + 2\omega(S_1 C_0^{(1)} - S_0 C_1^{(1)} - C_1 S_0^{(1)} + C_0 S_1^{(1)}) \right)$$

$$LS^{(2)}(\omega) = \frac{1}{n\pi} \left(2(C_0^{(1)})^2 - 2(S_0^{(1)})^2 + 4(S_1 C_0^{(1)} - S_0 C_1^{(1)} - C_1 S_0^{(1)} + C_0 S_1^{(1)}) + 2C_0 C_0^{(2)} - 2S_0 S_0^{(2)} + 2\omega(-2C_1^{(1)} S_0^{(1)} + 2C_0^{(1)} S_1^{(1)} + S_1 C_0^{(2)} - S_0 C_1^{(2)} - C_1 S_0^{(2)} + C_0 S_1^{(2)}) \right)$$

$$LS^{(3)}(\omega) = \frac{1}{n\pi} \left(6C_0^{(1)} C_0^{(2)} - 6S_0^{(1)} S_0^{(2)} + 6(-2C_1^{(1)} S_0^{(1)} + 2C_0^{(1)} S_1^{(1)} + S_1 C_0^{(2)} - S_0 C_1^{(2)} - C_1 S_0^{(2)} + C_0 S_1^{(2)}) + 2C_0 C_0^{(3)} - 2S_0 S_0^{(3)} + 2\omega(3S_1^{(1)} C_0^{(2)} - 3S_0^{(1)} C_1^{(2)} - 3C_1^{(1)} S_0^{(2)} + 3C_0^{(1)} S_1^{(2)} + S_1 C_0^{(3)} - S_0 C_1^{(3)} - C_1 S_0^{(3)} + C_0 S_1^{(3)}) \right)$$

Tutti i termini $C_i^{(k)}$ e $S_i^{(k)}$ presenti nelle espressioni sono calcolabili; di seguito sono riportate le espressioni ottenute:

$$C_0^{(1)} = -S_1 - \frac{2n\pi Y}{\omega^2}$$

$$C_0^{(2)} = -C_2 + \frac{4n\pi(n\pi Y^{(1)} + Y\omega)}{\omega^4}$$

$$C_0^{(3)} = S_3 - \frac{8n^3\pi^3 Y^{(2)}}{\omega^6} - \frac{24n^2\pi^2 Y^{(1)}}{\omega^5} - \frac{12n\pi Y}{\omega^4} + \frac{8n^3\pi^3 Y}{\omega^4}$$

$$S_0^{(1)} = C_1$$

$$S_0^{(2)} = -S_2 - \frac{4n^2\pi^2 Y}{\omega^3}$$

$$S_0^{(3)} = -C_3 + \frac{8n^3\pi^3 Y^{(1)}}{\omega^5} + \frac{12n^2\pi^2 Y}{\omega^4}$$

$$C_1^{(1)} = -S_2 - \frac{4n^2\pi^2 Y}{\omega^3}$$

$$C_1^{(2)} = -C_3 + \frac{4n^2\pi^2(2n\pi Y^{(1)} + 3Y\omega)}{\omega^5}$$

$$C_1^{(3)} = S_4 - \frac{16n^4\pi^4 Y^{(2)}}{\omega^7} - \frac{64n^3\pi^3 Y^{(1)}}{\omega^6} - \frac{48n^2\pi^2 Y}{\omega^5} + \frac{16n^4\pi^4 Y}{\omega^5}$$

$$S_1^{(1)} = C_2$$

$$S_1^{(2)} = -S_3 - \frac{8n^3\pi^3 Y}{\omega^4}$$

$$S_1^{(3)} = -C_4 + \frac{16n^4\pi^4 Y^{(1)}}{\omega^6} + \frac{32n^3\pi^3 Y}{\omega^5}$$

dove

 metodo ai minimi quadrati

$$Y = y(t)|_{t=2n\pi/\omega}$$

$$Y^{(1)} = \left. \frac{dy(t)}{dt} \right|_{t=2n\pi/\omega}$$

$$Y^{(2)} = \left. \frac{d^2y(t)}{dt^2} \right|_{t=2n\pi/\omega}$$

2.18

Questi tre valori possono essere calcolati per via numerica a partire dai campioni del segnale osservato.

Sostituendo ora le espressioni di $C_i^{(k)}$ e $S_i^{(k)}$ appena mostrate nelle $LS^{(i)}(\omega)$ precedentemente calcolata, si ottengono le espressioni delle prime tre derivate da utilizzare nello sviluppo in serie di Taylor.

$$LS(\omega) = \frac{C_0^2}{n\pi} - \frac{2\omega C_1 S_0}{n\pi} - \frac{S_0^2}{n\pi} + \frac{2\omega C_0 S_1}{n\pi}$$

$$LS^{(1)}(\omega) = -\frac{4YC_0}{\omega^2} - \frac{2\omega C_1^2}{n\pi} + \frac{2\omega C_0 C_2}{n\pi} + \frac{8n\pi Y S_0}{\omega^2} - \frac{4C_1 S_0}{n\pi} - \frac{4Y S_1}{\omega} - \frac{2\omega S_1^2}{n\pi} + \frac{2\omega S_0 S_2}{n\pi}$$

$$\begin{aligned}
LS^{(2)}(\omega) = & -\frac{16\pi^2 C_0 n^2 Y}{\omega^3} + \frac{2C_3 S_0 \omega}{\pi n} - \frac{6C_2 S_1 \omega}{\pi n} + \frac{6C_1 S_2 \omega}{\pi n} - \frac{2C_0 S_3 \omega}{\pi n} \\
& + \frac{24\pi C_1 n Y}{\omega^2} + \frac{8\pi C_0 n Y^{(1)}}{\omega^4} - \frac{6C_1^2}{\pi n} + \frac{2C_0 C_2}{\pi n} + \frac{8C_0 Y}{\omega^3} - \frac{8C_2 Y}{\omega} \\
& - \frac{16\pi^2 n^2 S_0 Y^{(1)}}{\omega^4} + \frac{8\pi n S_1 Y^{(1)}}{\omega^3} - \frac{2S_1^2}{\pi n} + \frac{6S_0 S_2}{\pi n} + \frac{8\pi n Y^2}{\omega^4} + \frac{8S_1 Y}{\omega^2}
\end{aligned}$$

$$\begin{aligned}
LS^{(3)}(\omega) = & -\frac{48n^2 \pi^2 Y Y^{(1)}}{\omega^6} - \frac{48n\pi Y^{(2)}}{\omega^5} - \frac{16n^2 \pi^2 Y^{(2)} C_0}{\omega^6} - \frac{48n\pi Y^{(1)} C_0}{\omega^5} \\
& + \frac{32n^3 \pi^3 Y^{(1)} C_0}{\omega^5} - \frac{24Y C_0}{\omega^4} + \frac{32n^2 \pi^2 Y C_0}{\omega^4} - \frac{64n^2 \pi^2 Y^{(1)} C_1}{\omega^4} \\
& + \frac{24n\pi Y^{(1)} C_2}{\omega^3} + \frac{12Y C_2}{\omega^2} - \frac{6\omega C_2^2}{n\pi} + \frac{8\omega C_1 C_3}{n\pi} - \frac{2\omega C_0 C_4}{n\pi} \\
& + \frac{32n^3 \pi^3 Y^{(2)} S_0}{\omega^6} + \frac{64n^2 \pi^2 Y^{(1)} S_0}{\omega^5} - \frac{32n^3 \pi^3 Y S_0}{\omega^4} + \frac{8C_3 S_0}{n\pi} \\
& - \frac{16n^2 \pi^2 Y^{(2)} S_1}{\omega^5} - \frac{48n\pi Y^{(1)} S_1}{\omega^4} - \frac{24Y S_1}{\omega^3} + \frac{64n^2 \pi^2 Y S_1}{\omega^3} \\
& - \frac{12C_2 S_1}{n\pi} - \frac{48n\pi Y S_2}{\omega^2} + \frac{24C_1 S_2}{n\pi} - \frac{6\omega S_2^2}{n\pi} + \frac{12Y S_3}{\omega} - \frac{4C_0 S_3}{n\pi} \\
& + \frac{8\omega S_1 S_3}{n\pi} - \frac{2\omega S_0 S_4}{n\pi}
\end{aligned}$$

A questo punto, tenendo in conto la (2.17) è possibile calcolare i coefficienti del polinomio

$$LS(\Omega) + LS^{(1)}(\Omega) \cdot \delta\omega + \frac{1}{2}LS^{(2)}(\Omega) \cdot \delta\omega^2 + \frac{1}{6}LS^{(3)}(\Omega) \cdot \delta\omega^3 = 0$$

e calcolarne in forma chiusa le radici con i metodi noti in algebra. Tra le soluzioni va considerata quella con la parte reale più piccola in modulo, e qualora questa condizione si verifichi su una soluzione complessa il valore stimato di $\delta\omega$ sarà la parte reale di quest'ultima.

Si noti che per quanto le espressioni di $LS^{(i)}(\omega)$ possano sembrare complesse, in realtà il loro calcolo è particolarmente conveniente dal punto di vista computazionale. Infatti, le uniche operazioni richieste sono somme e prodotti, il che ne rende particolarmente vantaggiosa l'implementazione su dispositivi elettronici dedicati.

Fino ad ora i calcoli sono stati sviluppati per via generica, senza fare riferimento al caso particolare. Quindi il calcolo è valido in generale. Come esempio di interesse in questo lavoro si può analizzare il caso della frequenza della tensione di rete. In questo caso è conveniente centrare lo sviluppo in serie di Taylor intorno alla frequenza nominale della rete elettrica europea:

$$\Omega = 2\pi 50 \text{ rad}$$

Dovendo calcolare gli $LS^{(i)}(\Omega)$ operativamente si calcolano i termini C_0, C_1, C_2, C_3 e S_0, S_1, S_2, S_3 espressi dalla [riferimento] imponendo $\omega = \Omega = 2\pi 50$. L'estremo di integrazione che rappresenta la finestra di osservazione del segnale dovrà essere un multiplo intero del periodo nominale della frequenza di rete

$$T = n \frac{2\pi}{\Omega} = n \cdot 0.02s$$

Per $n = 1$, quindi considerando un solo periodo nominale del segnale, risulterà $T = 0.02s$. A questo punto, tenendo presente che Y è l'ultimo valore che il

segnale assume alla fine della finestra di osservazione, $y(T)$, è necessario calcolare per via numerica le $Y^{(1)}$ e $Y^{(2)}$ dati dalla (2.18) ad esempio utilizzando il metodo alle differenze finite non centrato. Dal punto di vista operativo, avendo sicuramente a che fare con i campioni $y[n]$ con $n = 1, 2 \dots N$ del segnale $y(t)$, risulterà:

$$Y = y[N]$$

$$Y^{(1)} = \frac{\frac{3}{2}y[N] - 2y[N-1] + \frac{1}{2}y[N-2]}{\Delta t}$$

$$Y^{(2)} = \frac{2y[N] - 5y[N-1] + 4y[N-2] - y[N-3]}{\Delta t^2}$$

dove Δt è l'intervallo di campionamento. Gli integrali C_i ed S_i potranno essere calcolati numericamente come

$$C_i = \sum_{n=1}^N y[n](\Delta t n)^i \cos(\Omega \Delta t n) \Delta t$$

$$S_i = \sum_{n=1}^N y[n](\Delta t n)^i \sin(\Omega \Delta t n) \Delta t$$

Come visto all'inizio del capitolo le variazioni della frequenza della tensione di rete sono molto piccole e quindi si può limitare l'analisi in un range di $\pm 1\text{Hz}$ rispetto alla frequenza nominale.

Qui di seguito sono mostrati i risultati ottenuti nella stima della frequenza con segnali del tipo $\sin(2\pi ft)$ con $49\text{Hz} < f < 51\text{Hz}$. In particolare, sono confrontati gli errori di stima considerando le soluzioni nel caso lineare, quadratico ottenute dalle radici delle seguenti equazioni:

$$\text{caso lineare: } LS(\Omega) + LS^{(1)}(\Omega) \cdot \delta\omega = 0$$

$$\text{caso quadratico: } LS(\Omega) + LS^{(1)}(\Omega) \cdot \delta\omega + \frac{1}{2}LS^{(2)}(\Omega) \cdot \delta\omega^2 = 0$$

$$\text{caso cubico: } LS(\Omega) + LS^{(1)}(\Omega) \cdot \delta\omega + \frac{1}{2}LS^{(2)}(\Omega) \cdot \delta\omega^2 + \frac{1}{6}LS^{(3)}(\Omega) \cdot \delta\omega^3 = 0$$

I grafici si riferiscono ai casi in cui si considera un solo periodo nominale del segnale ($T=0.02\text{s}$) con un numero di campioni pari a $N=100000$ (Figura 2.3 e Figura 2.4) e $N=1000$ (Figura 2.5 e Figura 2.6).

Come si può notare, nell'intervallo di frequenze di interesse l'errore di stima ottenuto utilizzando le soluzioni nel caso quadratico e cubico non si discostano molto. Inoltre nel secondo caso, con una frequenza di campionamento più bassa, non solo il margine si riduce ma per frequenze maggiori di 50Hz la stima ottenuta con la quadratica è, seppur di poco, migliore di quella ottenuta con la cubica. Questo è dovuto alle incertezze introdotte dal calcolo degli integrali e delle derivate numeriche [riferimenti]. Da questo scaturiscono due

considerazioni: la prima è che è sostanzialmente non conveniente il calcolo del termine di quarto ordine $LS^{(4)}(\omega)$ perché aumenterebbe la complessità computazionale dell'algoritmo senza apportare evidenti vantaggi in termini di accuratezza della stima; d'altro canto, in particolari situazioni si potrebbe addirittura evitare di considerare il termine di terzo grado $LS^{(3)}(\omega)$ nel calcolo, limitandosi a risolvere molto banalmente un'equazione di secondo grado.




Figura 2.3 – Confronto tra gli errori assoluti commessi nella stima della frequenza con il metodo proposto nel caso si utilizzino le soluzioni dell'equazione di primo grado (lineare), di secondo grado (quadratica) o di terzo grado (cubica). E' stato considerato per il test 100000 campioni di una sinusoide di durata 0.02s (un periodo della frequenza nominale).

metodo ai minimi quadrati




Figura 2.4 – Zoom sull'asse y della figura 2.3.




Figura 2.5 - Confronto tra gli errori assoluti commessi nella stima della frequenza con il metodo proposto nel caso si utilizzino le soluzioni dell'equazione di primo grado (lineare), di secondo grado (quadratica) o di terzo grado (cubica). E' stato considerato per il test 1000 campioni di una sinusoide di durata 0.02s (un periodo della frequenza nominale).




Figura 2.6 - Zoom sull'asse y della figura 2.5.

In Figura 2.7 sono riportati gli errori assoluti medi commessi nella stima della frequenza di un segnale sinusoidale in funzione della frequenza di campionamento. I quattro grafici sono relativi a segnali di durata differente, espressa in periodi della fondamentale nominale.

metodo ai minimi quadrati




Figura 2.7 – Andamento dell'errore di stima medio per le soluzioni lineari, quadratiche e cubiche in funzione della frequenza di campionamento per segnali di test di durata 20ms (a), 40ms (b), 60ms (c) e 80ms(d).

Si può sicuramente notare che l'accuratezza della soluzione lineare mostra una sostanziale indipendenza sia dalla durata del segnale che dalla frequenza di campionamento. Il fatto che la stima non migliori all'aumentare del numero di campioni considerati del segnale è indice del fatto che la soluzione dell'equazione lineare è uno stimatore polarizzato. Per quanto riguarda le soluzioni delle equazioni di secondo e terzo grado (quadratica e cubica), si può notare che le due soluzioni praticamente tendono a coincidere per periodi di osservazione brevi e basse frequenze di campionamento. Questa analisi mostra sostanzialmente che, per applicazioni real-time che richiedono finestre di osservazione brevi, non c'è una grossa convenienza nell'utilizzare approssimazioni di ordine superiore. Infatti, il limitato contributo in termini di accuratezza introdotto non giustificerebbe l'incremento di complessità computazionale che ne deriva.

2.5.2 Modello multiarmonico

Il modello a singolo tono è utile a livello teorico, ma nella pratica spesso si ha a che fare con segnali non monofrequenziali. In particolare, il caso di diretto interesse riguarda un modello di segnale in cui è prevista la presenza di componenti armoniche, a frequenza multipla di quella del tono fondamentale. In questo caso il modello da utilizzare è del tipo:

 metodo ai minimi quadrati

$$g(t, \boldsymbol{\theta}) = \sum_{k=1}^{N_{arm}} A_k \sin(k\omega t + \varphi_k)$$

Dove vengono considerate N_{arm} componenti armoniche. La componente relativa a $k=1$ è la fondamentale. In questo caso, il numero dei parametri da stimare è $2N_{arm} + 1$, cioè la pulsazione ω e le ampiezze e fasi di ogni armonica, A_k e φ_k . La funzione da minimizzare in forma integrale è in questo caso

$$J(t, \boldsymbol{\theta}) = \int_0^T \left(y(t) - \sum_{k=1}^{N_{arm}} A_k \sin(k\omega t + \varphi_k) \right)^2 dt$$

Come nel caso ad una sola componente anche in questo caso il problema della stima è lineare in A_k ma non lineare in ω e φ_k . Anche in questo caso si può scrivere

$$J(t, \boldsymbol{\theta}) = \int_0^T \left(y(t) - \sum_{k=1}^{N_{arm}} (\alpha_k \sin(k\omega t) + \beta_k \cos(k\omega t)) \right)^2 dt$$

Dove una volta stimati α_k e β_k si potranno calcolare gli A_k e φ_k per mezzo delle

$$\begin{cases} A_k = \sqrt{\alpha_k + \beta_k} \\ \varphi_k = -\tan^{-1}\left(\frac{\alpha_k}{\beta_k}\right) \end{cases} \quad 2.19$$

In questo modo il problema è non lineare soltanto in ω . Per questo motivo è possibile calcolare i valori di α_k e β_k che minimizzano $J(t, \boldsymbol{\theta})$ in maniera analoga al caso a singolo tono per poi sostituire tali espressioni nella (2.19). A questo punto si potrà minimizzare rispetto ad ω che risulterà l'unico parametro incognito.

Il calcolo si sviluppa in maniera del tutto analoga al caso a singolo tono. Per questo motivo, valendo le stesse considerazioni fatte in precedenza verranno omessi alcuni passaggi matematici.

Nell'ipotesi di finestra adattiva

$$T = n \frac{2\pi}{\omega} \quad \text{con } n \in \mathbb{N}$$

si definiscono

$$C_{i,k}(\omega) = \int_0^{n2\pi/\omega} y(t)t^i \cos(k\omega t) dt$$

$$S_{i,k}(\omega) = \int_0^{n2\pi/\omega} y(t)t^i \sin(k\omega t) dt$$

metodo ai minimi quadrati

Risolvendo il sistema lineare che minimizza la $J(t, \theta)$ rispetto ad α_k e β_k si ottiene:

$$\alpha_k(\omega) = \frac{\omega}{n\pi} S_{0,k}(\omega)$$

$$\beta_k(\omega) = \frac{\omega}{n\pi} C_{0,k}(\omega)$$

Calcolando le derivate prime

$$\alpha_k'(\omega) = \frac{\omega}{n\pi} k C_{1,k}(\omega)$$

$$\beta_k'(\omega) = -\frac{\omega}{n\pi} k S_{1,k}(\omega)$$

Minimizzando rispetto ad ω si ottiene l'espressione della funzione ai minimi quadrati nel caso multi armonico:

$$0 = \frac{\partial J(t, \boldsymbol{\theta})}{\partial \omega}$$

$$= \sum_{k=1}^{N_{arm}} \sum_{j=1}^{N_{arm}} \left\{ \begin{array}{ll} \frac{2k\omega C_{0,k}(\omega)S_{1,k}(\omega)}{\pi n} + \frac{C_{0,k}(\omega)^2}{\pi n} - \frac{2k\omega C_{1,k}(\omega)S_{0,k}(\omega)}{\pi n} - \\ \frac{S_{0,k}(\omega)^2}{\pi n}, & k = j \\ \frac{4j^2 C_{0,j}(\omega)C_{0,k}(\omega)}{(j^2 - k^2)n\pi}, & k \neq j \end{array} \right.$$

e tenendo conto che valgono le

$$C_{0,k}^{(1)} = -kS_{1,k} - \frac{2\pi Y}{\omega^2}$$

$$C_{0,k}^{(2)} = -k^2 C_{2,k} + \frac{4\pi n(\pi n Y^{(1)} + \omega Y)}{\omega^4}$$

$$S_{0,k}^{(1)}(\omega) = kC_{1,k}$$

$$S_{0,k}^{(2)}(\omega) = -k^2 S_{2,k} - \frac{4\pi^2 k n^2 Y}{\omega^3}$$

$$C_{1,k}^{(1)}(\omega) = kS_{2,k} - \frac{4n^2 \pi^2 Y}{\omega^3}$$

$$C_{1,k}^{(2)}(\omega) = -k^2 C_{3,k} + \frac{4n^2 \pi^2 (3\omega Y + 2\pi n Y^{(1)})}{\omega^5}$$

$$S_{1,k}^{(1)}(\omega) = kC_{2,k}$$

 metodo ai minimi quadrati

$$S_{1,k}^{(2)}(\omega) = -k^2 S_{3,k} - \frac{8k\pi^3 n^3 Y}{\omega^4}$$

Quindi, omettendo le dipendenze da ω si possono calcolare i termini utili allo sviluppo in serie di Taylor:

$$LS(\omega) = \sum_{k=1}^{N_{arm}} \sum_{j=1}^{N_{arm}} \left\{ \begin{array}{l} \frac{2k\omega C_{0,k}(\omega)S_{1,k}(\omega)}{\pi n} + \frac{C_{0,k}(\omega)^2}{\pi n} - \frac{2k\omega C_{1,k}(\omega)S_{0,k}(\omega)}{\pi n} + \\ - \frac{S_{0,k}(\omega)^2}{\pi n}, \quad k = j \\ \frac{4j^2 C_{0,j}(\omega)C_{0,k}(\omega)}{(j^2 - k^2)n\pi}, \quad k \neq j \end{array} \right.$$

$$LS^{(1)}(\omega) =$$

$$= \sum_{k=1}^{N_{arm}} \sum_{j=1}^{N_{arm}} \left\{ \begin{array}{l} \frac{2k^2\omega C_{0,k}C_{2,k}}{\pi n} - \frac{2k^2\omega C_{1,k}^2}{\pi n} - \frac{4kC_{1,k}S_{0,k}}{\pi n} - \frac{4YC_{0,k}}{\omega^2} + \\ \frac{2k^2\omega S_{0,k}S_{2,k}}{\pi n} + - \frac{2k^2\omega S_{1,k}^2}{\pi n} + \frac{8\pi knYS_{0,k}}{\omega^2} - \frac{4kYS_{1,k}}{\omega}, \quad k = j \\ - \frac{8j^2YC_{0,j}}{(j^2 - k^2)\omega^2} - \frac{8j^2YC_{0,k}}{(j^2 - k^2)\omega^2} - \frac{4j^3C_{0,k}S_{1,j}}{(j^2 - k^2)n\pi} + \\ - \frac{4j^2kC_{0,j}S_{1,k}}{(j^2 - k^2)n\pi}, \quad k \neq j \end{array} \right.$$

$$\begin{aligned}
 LS^{(2)}(\omega) = & \\
 = \sum_{k=1}^{N_{arm}} \sum_{j=1}^{N_{arm}} & \left\{ \begin{aligned}
 & \frac{2k^3 \omega C_{3,k} S_{0,k}}{\pi n} + \frac{6k^3 \omega C_{1,k} S_{2,k}}{\pi n} - \frac{6k^3 \omega C_{2,k} S_{1,k}}{\pi n} - \frac{2k^3 \omega C_{0,k} S_{3,k}}{\pi n} - \\
 & \frac{16\pi^2 k^2 n^2 Y C_{0,k}}{\omega^3} + \frac{24\pi k^2 n Y C_{1,k}}{\omega^2} + \frac{2k^2 C_{0,k} C_{2,k}}{\pi n} - \frac{6k^2 C_{1,k}^2}{\pi n} - \\
 & \frac{8k^2 Y C_{2,k}}{\omega} + \frac{8\pi n Y^{(1)} C_{0,k}}{\omega^4} - \frac{8Y C_{0,k}}{\omega^3} + \frac{6k^2 S_{0,k} S_{2,k}}{\pi n} + \frac{2k^2 S_{1,k}^2}{\pi n} - \\
 & \frac{16\pi^2 k n^2 Y^{(1)} S_{0,k}}{\omega^4} + \frac{8\pi k n Y^{(1)} S_{1,k}}{\omega^3} + \frac{8k Y S_{1,k}}{\omega^2} + \frac{8\pi n Y^2}{\omega^4}, \quad k = j \\
 & \frac{16\pi j^2 n Y^{(1)} C_{0,j}}{\omega^4(j^2 - k^2)} + \frac{16\pi j^2 n Y^{(1)} C_{0,k}}{\omega^4(j^2 - k^2)} - \frac{4j^2 k^2 C_{0,j} C_{2,k}}{\pi n(j^2 - k^2)} + \\
 & \frac{16j^2 Y C_{0,j}}{\omega^3(j^2 - k^2)} + \frac{16j^2 Y C_{0,k}}{\omega^3(j^2 - k^2)} - \frac{4j^4 C_{2,j} C_{0,k}}{\pi n(j^2 - k^2)} + \frac{16j^2 k Y S_{1,k}}{\omega^2(j^2 - k^2)} + \\
 & \frac{8j^3 k S_{1,j} S_{1,k}}{\pi n(j^2 - k^2)} + \frac{16j^3 Y S_{1,j}}{\omega^2(j^2 - k^2)} + \frac{32\pi j^2 n Y^2}{\omega^4(j^2 - k^2)}, \quad k \neq j
 \end{aligned} \right.
 \end{aligned}$$

Anche in questo caso si otterrà il valore della deviazione $\delta\omega$ dalla frequenza nominale Ω cercando le radici del polinomio

$$LS(\Omega) + LS^{(1)}(\Omega) \cdot \delta\omega = 0$$

arrestando lo sviluppo al primo ordine, oppure del polinomio

$$LS(\Omega) + LS^{(1)}(\Omega) \cdot \delta\omega + \frac{1}{2}LS^{(2)}(\Omega) \cdot \delta\omega^2 = 0$$

considerando anche il termine del secondo ordine.

2.6 Confronto degli stimatori

Ai fini dell'applicazione in esame, è utile testare le prestazioni dei modelli proposti nelle condizioni tipiche dei segnali della rete elettrica. In [Ramos] viene effettuato un confronto tra una serie di algoritmi largamente utilizzati in applicazioni per la power quality.

Nella Figura 2.8 sono mostrati gli errori di stima percentuali ottenuti con l'utilizzo dei diversi metodi su tre tipologie diverse di segnale. Il segnale pulito è una sinusoide pura a 50Hz, quello rumoroso è il segnale pulito con sovrapposto un rumore bianco con SNR di 40dB mentre quello distorto è un segnale con sovrapposte una 5a armonica (1%) e una 9a armonica (5%). Per tutti i segnali sono stati considerati 5 periodi con una frequenza di campionamento di 50kS/s. Gli algoritmi confrontati sono i seguenti: trasformata Chirp-Z, DFT interpolata (Ip-DFT), filtro di Kalman, Sine Fitting, Trasformata Wavelet (CWT), Short Time Fourier Transform (STFT) e l'algoritmo MUSIC.

	Chirp-Z	Ip-DFT	Filtro di Kalman	Sine Fitting	CWT	STFT	Hilbert Trasform	MUSIC
Pulito (%)	0.5984	0	0.0008	0.0013	0.0201	0.0201	0	0.002
Rumoroso (%)	0.68	0.14	1.16	0.14	0.14	0.1	7.66	1.82
Distorto (%)	0.5984	0.0004	0.0164	0.0024	0.0201	0.02	1.5459	0.002

Figura 2.8 – Confronto tra gli errori percentuali di diversi algoritmi per la stima della frequenza di rete per tre diverse tipologie di segnale (pulito, con rumore gaussiano e con distorsione armonica). Sono stati considerati 5 periodi di un segnale sinusoidale a 50Hz campionato a 50kS/s. [Fonte: P. M. Ramos, A. C. Serra, “Comparison of frequency estimation algorithms for power quality assessment”].

La conclusione del lavoro, considerando anche la complessità computazionale che penalizza fortemente algoritmi come la trasformata Chirp-Z, il filtro di Kalman e il Sine Fitting, è che operativamente l'utilizzo della trasformata di Fourier interpolata è conveniente sotto tutti i punti di vista.

Da tale risultato si è deciso di utilizzare come algoritmo di riferimento nei test effettuati la DFT interpolata. In particolare verrà utilizzato l'algoritmo di Macleod presentato nel paragrafo 2.4.3.

2.6.1 Descrizione dei test

Al fine di valutare le prestazioni degli algoritmi sono stati effettuati una serie di test. Tali test hanno lo scopo di simulare situazioni operative reali. I parametri per i quali si sono valutate le prestazioni degli stimatori in termini di errore medio e varianza sono principalmente 2:

- La durata della finestra di osservazione
- Il rapporto segnale-rumore (SNR)

Operativamente, tutti i test sono stati condotti sintetizzando segnali con durata specifica (espressa in numero di periodi della frequenza nominale) e SNR specifico.

Per ogni combinazione durata-SNR sono stati generati 1500 segnali di prova.

Per il caso a singolo tono i segnali sono del tipo:

$$g(t, \omega, A, \varphi) = A_i \sin(2\pi f_i t + \varphi_i) + n(t)$$

dove i parametri f_i, A_i e φ_i vengono settati seguendo una casistica rappresentativa dei segnali di power quality.

Più nel dettaglio per ogni segnale da generare il parametro f è stato scelto come realizzazione di un processo gaussiano con valor medio 50 e deviazione standard 0.15 (Figura 2.9), mentre il parametro A come realizzazione di un processo gaussiano a valor medio $220\sqrt{2}$ e deviazione standard 10 (Figura 2.10). Per quanto riguarda la fase iniziale φ_i è stata scelta una distribuzione di probabilità uniforme nell'intervallo $0-2\pi$.




Figura 2.9 – Funzione di densità di probabilità del processo di scelta della frequenza dei segnali di test.




Figura 2.10 – Funzione di densità di probabilità del processo di scelta dell'ampiezza del segnale nei test effettuati.

Per il caso multi armonico i test sono stati effettuati con la stessa procedura del caso a singolo tono ma con un modello di segnale del tipo:

$$g(t, \omega, \mathbf{A}, \boldsymbol{\varphi}) = A_{1i} \sin(2\pi f_i t + \varphi_{1i}) + A_{2i} \sin(2\pi 2f_i t + \varphi_{2i}) \\ + A_{3i} \sin(2\pi 3f_i t + \varphi_{3i}) + n(t)$$

Cioè è stato utilizzato un segnale con la fondamentale, la seconda armonica (rappresentativa delle armoniche pari) e la terza armonica (rappresentativa delle armoniche dispari).

Per la frequenza f e l'ampiezza della fondamentale A_{1i} sono state utilizzate le stesse distribuzioni del caso a singolo tono e tutte le fasi φ_{1i} , φ_{2i} e φ_{3i} sono state determinate per mezzo di una distribuzione uniforme nell'intervallo $0 - 2\pi$. L'ampiezza della seconda armonica è stata estratta da una distribuzione uniforme tra 0 e il 2% dell'ampiezza della fondamentale, mentre l'ampiezza della terza armonica varia tra lo 0 e il 5% della fondamentale.

2.6.2 Test per il caso a singolo tono






In questo paragrafo sono riportati i risultati ottenuti con le modalità discusse nel paragrafo precedente, per diversi valori dell'SNR e diverse durate del segnale, espresse in numero di periodi della frequenza nominale. I valori dell'SNR scelti vanno da 40dB a 120dB con passo di 10dB. Le finestre di osservazione del segnale considerate sono di 1, 2, 3, 4 e 5 periodi.

I test sono stati svolti in maniera automatica per mezzo di una funzione Matlab appositamente implementata. Tutti i segnali sono stati sintetizzati con una frequenza di campionamento di 25kHz, che corrisponde a 500 campioni per periodo della frequenza nominale.

Nei grafici che seguono sono riportati i risultati ottenuti in termini di valore medio e varianza dell'errore di stima. Tutte le scale verticali sono logaritmiche.

Le curve mostrate in Figura 2.11, Figura 2.12, Figura 2.13, Figura 2.14 e Figura 2.15 sono relative alle tre stime ottenute con il metodo proposto tramite le soluzioni dell'equazione lineare, quadratica e cubica, la stima ottenuta tramite la DFT interpolata (algoritmo di Macleod) e la stima a massima verosimiglianza. Quest'ultima è stata mostrata perché ai valori di SNR considerati coincide praticamente con il CRLB (vedi paragrafo 2.2.2) . Di seguito è riportata la legenda comune a tutti i grafici:

LEGENDA

-  LS – approssimazione lineare
-  LS – approssimazione quadratica
-  LS – approssimazione cubica
-  Ip-DFT (Macleod)
-  ■ ■ ■ ■ ■ ■ | Massima Verosimiglianza




Figura 2.11 – Confronto dell’errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell’SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 20ms.




Figura 2.12 - Confronto dell’errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell’SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 40ms.




Figura 2.13 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 60ms.




Figura 2.14 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 80ms.




Figura 2.15 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso a singolo tono e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 100ms.

I grafici mostrano che le stime ottenute utilizzando le soluzioni della quadratica e della cubica (e soprattutto queste ultime) soffrono la presenza del rumore. Questo è dovuto al fatto che i valori $Y^{(i)}$, che rappresentano le derivate i -esime del segnale osservato nell'istante finale della finestra di osservazione, possono essere fortemente modificate dal rumore istantaneo presente sugli ultimi campioni del segnale. Questo è evidente anche dal fatto che la soluzione lineare, che nel caso ideale è ovviamente la meno accurata, per bassi valore dell'SNR produce la stima più stabile. Infatti, questa non dipende né da $Y^{(1)}$ che da $Y^{(2)}$.

Mentre la soluzione cubica che dipende da entrambe le derivate risulta presenta sempre una varianza molto più alta degli altri metodi, la soluzione quadratica offre ottime performance per alti valori dell'SNR.

In Figura 2.16 sono mostrati gli errori assoluti più bassi che si sono ottenuti per ogni combinazione SNR-numero di periodi. Il colore dello sfondo di ogni cella indica, utilizzando gli stessi colori della legenda, quale algoritmo ha prodotto la stima più accurata.

	1	2	3	4	5
120	1E-3	7E-4	6E-4	6E-4	8E-4
110	2E-3	1E-4	9E-4	9E-4	9E-4
100	4E-3	3E-3	1E-3	1E-3	9E-4
90	7E-3	4E-3	4E-3	2E-3	1E-3
80	9E-3	5E-3	4E-3	2E-3	1E-3
70	1E-2	7E-3	6E-3	4E-3	2E-3
60	3E-2	9E-3	8E-3	6E-3	3E-3
50	5E-2	1E-2	1E-2	8E-3	7E-3
40	9E-2	2E-2	1E-2	1E-2	1E-2

Figura 2.16 – Comparazione dei migliori risultati in termini di errore medio ottenuti per diversi valori di SNR e numero di periodi considerati. I colori indicano l'algoritmo che ha fornito la migliore prestazione nel caso particolare. In rosso la soluzione di primo ordine dell'algoritmo proposto, in verde la soluzione di secondo ordine dell'algoritmo proposto e in grigio la stima tramite la DFT interpolata (Macleod).

2.6.3 Test per il caso multiarmonico

In questo paragrafo sono mostrati i grafici ottenuti nel caso multi armonico. Valgono le stesse considerazioni e la stessa legenda mostrata nel paragrafo precedente. In questo caso manca la curva relativa alla soluzione cubica. Infatti, il suo utilizzo non risulta conveniente per quanto detto in precedenza, oltre a mostrare nel caso multi armonico un consistente aumento della complessità computazionale.

Di seguito, in Figura 2.17, Figura 2.18, Figura 2.19, Figura 2.20 e Figura 2.21 sono mostrati i grafici di errori medi e varianze delle stime ottenute con gli algoritmi citati per diversi valori di SNR e per diverse durate del segnale.




Figura 2.17 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 20ms.




Figura 2.18 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 40ms.




Figura 2.19 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 60ms.




Figura 2.20 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 80ms.




Figura 2.21 - Confronto dell'errore medio e varianza delle stime degli algoritmi proposti nel caso multi armonico e la DFT interpolata per diversi valori dell'SNR. Tratteggiato il CRLB. La durata dei segnali di test è di 100ms.

In Figura 2.22, allo stesso modo del caso precedente, sono stati raccolti i valori dell'errore di stima più bassi tra tutti gli algoritmi per ogni coppia di valori SNR-numero di periodi. Il colore delle sfondo di ogni cella indica l'algoritmo più accurato.

	1	2	3	4	5
120	1E-3	4E-4	3E-4	3E-4	3E-4
110	2E-3	8E-4	5E-4	4E-4	4E-4
100	5E-3	1E-3	9E-4	7E-4	7E-4
90	9E-3	2E-3	2E-3	1E-3	9E-4
80	1E-2	3E-3	3E-3	1E-3	9E-4
70	3E-2	6E-3	4E-3	2E-3	1E-3
60	4E-2	9E-3	6E-3	4E-3	3E-3
50	9E-2	1E-2	9E-3	7E-3	5E-3
40	1E-1	3E-2	1E-2	9E-3	9E-3

Figura 2.22 - Comparazione dei migliori risultati in termini di errore medio ottenuti per diversi valori di SNR e numero di periodi considerati. I colori indicano l'algoritmo che ha fornito la migliore prestazione nel caso particolare. In rosso la soluzione nel caso multi armonico di primo ordine dell'algoritmo proposto, in verde la soluzione di secondo ordine e in grigio la stima tramite la DFT interpolata (Macleod).

2.6.4 Considerazioni

Ciò che evince dall'analisi appena effettuata è che l'algoritmo proposto nella versione quadratica ha prestazioni superiori, generalmente, soltanto in caso di $SNR > 100\text{dB}$. Dal punto di vista operativo questa condizione richiederebbe specifiche troppo stringenti sulla conversione A/D del segnale. La versione lineare offre le prestazioni migliori, anche in confronto alla DFT interpolata per bassi valori dell' SNR , in particolare con finestre di osservazioni brevi (fino a 3 periodi). Una breve finestra di osservazione è preferibile per due motivi:

1. Si riduce il numero di campioni su cui effettuare il calcolo. Dal punto di vista operativo questo si traduce in minore richiesta di memoria (buffer) e un minor numero di operazioni richieste per il calcolo.
2. In una analisi real-time della frequenza il sistema è più pronto nel seguire eventuali variazioni rapide.

Se a questo si aggiunge il notevole risparmio in termini di complessità computazionale della soluzione lineare rispetto alla quadratica, è chiara la convenienza operativa dell'utilizzo della prima procedura. Questo è il motivo per il quale si è scelto di sviluppare su architettura FPGA l'algoritmo proposto nel caso lineare. La versione scelta è quella multi armonica: la presenza effettiva delle armoniche altererebbe le prestazioni del metodo ai minimi quadrati con modello a singolo tono. Questo rende possibile l'utilizzo dello stimatore per

segnali a singolo tono soltanto con un prefiltraggio del segnale per l'abbattimento delle armoniche [Caciotta3].

Capitolo 3 Sviluppo su FPGA

3.1 Introduzione

L'hardware digitale sta diventando il mezzo primario con cui vengono realizzati sistemi di controllo e di elaborazione del segnale.

La tecnologia FPGA, o field programmable gate array, continua ad acquisire importanza. Dalla loro invenzione nel 1985 le FPGA sono cresciute, da piccole logiche integrate fino a ricoprire ruoli riservati ai più potenti circuiti integrati e ora al processamento del segnale digitale. La tecnologia delle FPGA risulta vincente per vari motivi, che verranno analizzati, per capire come mai è stata scelta questa piattaforma per questo lavoro.

A livello più alto si potrebbe dire che le FPGA sono chip riprogrammabili. Configurando opportunamente i collegamenti tra i blocchi logici contenuti al loro interno si possono implementare in questi circuiti funzionalità hardware personalizzate senza avere la necessità di aggiungere o togliere componenti. Si possono sviluppare applicazioni di calcolo digitale tramite il software e compilarle in un file che descrive come i componenti dovranno essere collegati. Inoltre le FPGA sono riconfigurabili in tempi molto brevi e possono cambiare radicalmente la loro funzione a seconda del codice che viene compilato. Nel

passato la tecnologia delle FPGA era disponibile solo per gli esperti che comprendevano i dettagli della programmazione digitale dell'hardware. Lo sviluppo di strumenti di progettazione di alto livello sta cambiando questa "regola non scritta", con nuove tecnologie che utilizzano diagrammi a blocchi o anche codice scritto in linguaggio C, direttamente in circuiti digitali a livello hardware. Lo sviluppo della tecnologia FPGA in tutti i settori dell'industria è spinto dal fatto che le FPGA presentano i vantaggi degli ASIC e dei sistemi sviluppati su personal computer. Le FPGA infatti sono affidabili e veloci, ma non richiedono produzione in volumi elevati come i sistemi custom. Presentano inoltre la stessa flessibilità del software installato su una piattaforma di tipo PC, senza però andare incontro a limiti di risorse o di processi eseguibili. Al contrario delle CPU standard infatti le FPGA sono sistemi che lavorano in parallelo e operazioni diverse non competono necessariamente per le stesse risorse. Ogni applicazione indipendente è assegnata a una porzione dedicata del circuito e può funzionare in maniera autonoma senza nessuna influenza dagli altri blocchi. Il risultato è che le performance dei vari blocchi non variano al variare del carico di lavoro.

Ogni FPGA è composta da un numero finito di elementi di risorse, con connessioni programmabili che permettono di implementare i circuiti digitali riconfigurabili.




Figura 3.1 – Schema della struttura interna di una generica FPGA. (Fonte: [Brundler]).

Uno schema degli elementi principali di cui è composta una FPGA è mostrato in Figura 3.1. Gli elementi di base che caratterizzano l'architettura interna sono i blocchi logici.




Figura 3.3 – Schema a blocchi dei principali componenti di base di una FPGA. In alto è mostrato lo schema di un blocco logico (a sinistra) e lo schema di una LUT (a destra). In basso è mostrata la struttura classica di un blocco DSP (a sinistra) che si sta sempre più affermando come oggetto centrale nelle FPGA orientate all'esecuzione di algoritmi su segnali digitali. In basso a destra è mostrato uno schema di un blocco di memoria dedicato. (Fonte: [Brundler]).

A basso livello i blocchi di logica configurabile sono composti da due sotto-elementi, Flip-Flop e LUT (tabelle di verità). Questa è una considerazione importante, poichè ci sono differenze tra le varie famiglie di FPGA nel modo in cui queste risorse vengono gestite e pacchettizzate insieme. Le FPGA Virtex-II hanno due Flip-Flop e due LUT per ogni cella logica, numeri che sono

augmentati con l'introduzione delle Virtex-5 (quattro Flip-Flop e quattro LUT). Anche l'architettura delle LUT si è evoluta, aumentando il numero di ingressi logici da quattro a sei.

Il numero di porte logiche elementari contenute all'interno delle FPGA è stato usato per molto tempo come riferimento per confrontare la potenza di calcolo di vari modelli di FPGA e per confrontare le FPGA con gli ASIC, ma con l'evolversi della tecnologia e dell'organizzazione interna delle FPGA l'attenzione si è spostata sul contenuto delle celle logiche, che riescono a descrivere meglio la potenza e la versatilità di uno specifico modello di FPGA.

Device	Configurable Logic Blocks (CLBs) ⁽¹⁾				XtremeDSP Slices ⁽²⁾	Block RAM		DCMs	PMCDs	PowerPC Processor Blocks	Ethernet MACs	RocketIO Transceiver Blocks	Total I/O Banks	Max User I/O
	Array ⁽³⁾ Row x Col	Logic Cells	Slices	Max Distributed RAM (Kb)		18 Kb Blocks	Max Block RAM (Kb)							
XC4VLX15	64 x 24	13,824	6,144	96	32	48	864	4	0	N/A	N/A	N/A	9	320
XC4VLX25	96 x 28	24,192	10,752	168	48	72	1,296	8	4	N/A	N/A	N/A	11	448
XC4VLX40	128 x 36	41,472	18,432	288	64	96	1,728	8	4	N/A	N/A	N/A	13	640
XC4VLX60	128 x 52	59,904	26,624	416	64	160	2,880	8	4	N/A	N/A	N/A	13	640
XC4VLX80	160 x 56	80,640	35,840	560	80	200	3,600	12	8	N/A	N/A	N/A	15	768
XC4VLX100	192 x 64	110,592	49,152	768	96	240	4,320	12	8	N/A	N/A	N/A	17	960
XC4VLX160	192 x 88	152,064	67,584	1056	96	288	5,184	12	8	N/A	N/A	N/A	17	960
XC4VLX200	192 x 116	200,448	89,088	1392	96	336	6,048	12	8	N/A	N/A	N/A	17	960

Figura 3.4 – Alcuni numeri di FPGA commerciali appartenenti alla famiglia Virtex4 della Xilinx. Sono mostrate la quantità di risorse a disposizione in termini di celle logiche di base e componenti dedicati (blocchi RAM, DSP slices, ecc...).

La presenza delle LUT nei blocchi logici ha il compito di rendere personalizzabile la funzione logica di ogni singola cella, ovvero una lista predefinita di uscite per ogni combinazione possibile dei segnali logici in ingresso. (con ovvia similitudine alle mappe di Karnaugh).

La possibilità più interessante offerta dall'utilizzo delle LUT è quella di ridurre il numero di cicli di clock necessari per "calcolare" l'uscita di una rete di porte logiche. Nello sviluppo di circuiti per l'FPGA è una convenzione interporre i Flip-Flop per assicurare la sincronia e la velocità delle operazioni, ma in questo modo risulta evidente che la propagazione dell'uscita subisce un ritardo pari (come minimo) a quello introdotto dai Flip-Flop stessi.

Per ogni transizione del segnale di clock, un Flip-Flop "blocca" il valore al suo ingresso e lo mantiene in uscita fino alla prossima transizione. Separare le varie operazioni da eseguire con i Flip-Flop permette di massimizzare la frequenza di esecuzione delle singole operazioni, assicurando al tempo stesso la sincronia dei segnali

Gli odierni FPGA sono inoltre dotati di un'architettura che comprende blocchi dedicati alle funzioni di Digital Signal Processing. Questo ha permesso all'FPGA di riscuotere un crescente successo in una vasta gamma di applicazioni che un tempo erano appannaggio esclusivo dei tradizionali processori DSP. Le FPGA di fascia bassa sono utilizzati spesso come co-processori per alleggerire il lavoro dei DSP, ma i dispositivi di fascia alta sono in grado di farsi carico per intero delle più complesse applicazioni di Digital Signal Processing.

Inizialmente l'introduzione di questi circuiti aveva il solo scopo di consentire un risparmio delle risorse del dispositivo: la realizzazione di un moltiplicatore in forma "soft", cioè tramite una opportuna programmazione del tessuto logico, avrebbe infatti comportato lo "spreco" di centinaia di elementi logici. Quello che invece sta succedendo, è che a causa dell'enorme banda richiesta dalle

odierno applicazioni (video processing per esempio) , gli FPGA “DSP oriented” stanno diventando in pratica una nuova categoria di dispositivi, composti da un certo numero di unità DSP capaci di lavorare in parallelo. In questo particolare scenario, il tessuto logico programmabile sta diventando una risorsa subordinata alle funzioni del Digital Signal Processing.

3.1.1 I vantaggi dell’FPGA

I vantaggi dell’utilizzo di questo tipo di tecnologia sono evidenti se si confrontano alcuni punti essenziali nella progettazione di circuiti a larga scala di integrazione utilizzati per l’elaborazione digitale dei segnali, come microprocessori, DSP e ASIC.

Sfruttando il parallelismo le FPGA superano la potenza di calcolo dei DSP rompendo il paradigma dell’esecuzione di istruzioni in modo seriale, realizzando quindi più operazioni per singolo ciclo di clock, inoltre l’esecuzione di codice a livello hardware è più veloce, tempi di risposta minori e funzioni specializzate non facilmente realizzabili su altre piattaforme.

Molte delle funzioni base utilizzate nelle elaborazioni Dsp si basano sulla ripetizione di operazioni identiche e quindi si prestano in modo ottimale all’uso di architetture parallele. Se per esempio si deve ripetere un’operazione che coinvolge una moltiplicazione per ognuno degli N campioni di un buffer, un processore Dsp tradizionale, normalmente impiega il suo Mac (moltiplicatore-accumulatore) per N iterazioni consecutive. In un FPGA, al contrario, è

possibile utilizzare N moltiplicatori distinti e quindi ottenere il risultato in un solo colpo di clock. Inoltre la possibilità di configurare i singoli blocchi DSP di un FPGA e di usare l'array di porte logiche di contorno per collegarli tra loro, rende possibile, creare una struttura hardware perfettamente adattata all'algoritmo. Al contrario, le risorse hardware dei tradizionali processori DSP sono predeterminate e quindi non offrono lo stesso livello di flessibilità.

Un ulteriore vantaggio offerto dagli FPGA consiste nella possibilità di dosare il grado di parallelismo per raggiungere il migliore compromesso tra prestazioni e area di silicio occupata. Infatti, quando la frequenza di clock del dispositivo è molto maggiore della frequenza di campionamento del segnale da elaborare, diviene possibile realizzare un multiplex temporale delle risorse hardware.

Nella Figura 3.5 sono confrontati i punti di forza delle FPGA e dei DSP. Considerando che, in ogni caso, il design di una FPGA può risultare abbastanza complesso e il costo unitario è comunque maggiore di quello di un DSP, si può individuare qual è l'area di convenienza di una o dell'altra architettura in funzione del Sample Rate e del numero di operazioni richieste per ogni campione Figura 3.6.

Parameter	FPGA	DSP
System performance	✓	
Multi-channel architecture	✓	
Many operations per sample	✓	
Many conditional operations		✓
Floating point		✓
Absolute power consumption		✓

Figura 3.5 – Punti di forza nel confronto tra FPGA e processori DSP. (Fonte: [Brundler]).

A causa della diminuzione dei costi e della semplificazione del design di una FPGA tramite appositi tool, sta diventando sempre più conveniente l'utilizzo di FPGA per l'implementazione di algoritmi numerici.

Da un punto di vista prettamente commerciale, la tecnologia FPGA offre flessibilità e possibilità di prototipazione rapida senza per questo imporre tempi lunghi di progettazione e rischiare ritardi nell'inserimento del prodotto nel mercato. si può testare un concetto e verificarlo senza fabbricare per questo integrati personalizzati (costosi e difficili da progettare) si possono poi implementare modifiche incrementali e passarle su FPGA per la verifica in ore piuttosto che mesi. Sono disponibili infatti diverse tipologie di hardware sul mercato, con varie tipologie di input e output già connessi a un FPGA programmabile. Questo mette l'FPGA in una posizione di vantaggio rispetto allo sviluppo su ASIC.




Figura 3.6 – Campi di applicazione processori DSP e FPGA in funzione del sample rate e del numero di operazioni necessarie per ogni campione. A causa dell’abbassamento dei costi, il campo di convenienza dell’ FPGA nelle applicazioni di elaborazione di segnali digitali si sta allargando. (Fonte: [Brundler]).

Nella Figura 3.7 è mostrato un confronto tra i punti di forza tra l’architettura FPGA e l’architettura ASIC. E’ chiaro che, essendo un hardware personalizzato, l’ASIC offre notevoli vantaggi dal punto di vista delle condizioni di funzionamento, delle dimensioni e del consumo di potenza. D’altro canto è evidente lo svantaggio dell’assenza di riconfigurabilità.

Estendendo l’analisi ai costi connessi allo sviluppo sulle due piattaforme si deve considerare che i costi di sviluppo (non recurring engineering, NRE) di un ASIC sono di molto superiori a quelli delle soluzioni hardware basate su FPGA.

Parameter	FPGA	ASIC
Clock frequency		✓
Power consumption		✓
Form factor		✓
Design security		✓
Reconfiguration	✓	
Redesign risk (weighted)	✓	
NRE	✓	
Time to market	✓	

Figura 3.7 – Punti di forza nell'utilizzo della tecnologia FPGA o ASIC. (Fonte: [Brundler]).

L'investimento iniziale degli ASIC è giustificabile per chi deve produrre migliaia di integrati in un anno, ma molti utenti finali hanno bisogno di hardware personalizzato per sistemi che coinvolgono decine o al massimo centinaia di pezzi. La natura intrinseca dei sistemi riprogrammabili riduce i costi di fabbricazione e i tempi. Al variare delle specifiche di progetto nella fase di sviluppo, i costi per aggiornare il design di un progetto basato su FPGA sono praticamente trascurabili comparate a quelle analoghe per la riprogettazione di un ASIC.




Figura 3.8 – Costi totali per la produzione su piattaforma FPGA e ASIC in funzione del volume di produzione e del costo di sviluppo iniziale. A causa dell'enorme costo di progettazione iniziale (NRE) dello sviluppo su ASIC, tale tecnologia conviene soltanto per grossi volumi di produzione. La pendenza delle rette è indice del costo unitario: un ASIC, una volta progettato, ha un costo unitario molto più basso di una FPGA. (Fonte: [Brundler]).

In Figura 3.8 sono mostrate le aree di convenienza per quanto riguarda il costo totale in funzione del volume di produzione. E' evidente che a causa di un costo iniziale di progettazione di gran lunga inferiore, per bassi volumi di produzione lo sviluppo su FPGA è vantaggioso rispetto a quello su ASIC.

Va comunque osservato che spesso l'FPGA viene utilizzato in fase di prototipazione di un ASIC [Deschamps], in virtù del fatto che la base della progettazione delle due architetture risiede su codici descrittivi dell'hardware come VHDL o Verilog. In altre parole, la fase iniziale dello sviluppo di una FPGA o di un ASIC coincide.

Inoltre, le FPGA sono aggiornabili sul campo, e non richiedono il tempo e le spese di sviluppo di veri circuiti ASIC personalizzati. I protocolli di comunicazione digitale per esempio, hanno specifiche che cambiano nel tempo e hardware basato su ASIC deve essere sostituito per evitare problemi di compatibilità. Le FPGA al contrario possono implementare le modifiche necessarie. Man mano che un sistema raggiunge la maturità si possono apportare modifiche funzionali senza riprogettare le PCB o cambiare l'hardware.

3.1.2 Il caso in esame

Come dichiarato alla fine del precedente capitolo, l'obiettivo che ci si prefigge è quello di implementare su hardware dedicato l'algoritmo proposto per la stima della frequenza di rete. Per lo sviluppo è stata scelta l'architettura FPGA sostanzialmente per i seguenti motivi:

- 1) In riferimento alla Figura 3.6, l'algoritmo che si vuole realizzare si trova nella parte sinistra del grafico, relativa ad un basso sample-rate. Questo è dovuto al fatto che il segnale di rete è un segnale a bassa frequenza. Considerando le armoniche e i disturbi che dovrebbero essere rilevati la frequenza di campionamento del segnale che si utilizzerà sarà di 25kHz. Nonostante il relativamente basso sample rate, se si considera la necessità in questa sede di sviluppare l'algoritmo in modalità sliding-window, il numero di operazioni necessarie per ogni campione risulterebbe troppo alto per lo sviluppo su un processore DSP. La

possibilità di parallelizzazione offerta dall'architettura FPGA permette di superare questo limite.

- 2) L'algoritmo proposto potrebbe avere campi di applicazione in cui potrebbe essere giustificato lo sviluppo su ASIC. In questo caso, la progettazione su FPGA rappresenterebbe la fase di prototipazione per sviluppi futuri.

Per la generazione del codice VHDL necessario alla sintesi del circuito, è stata una delle soluzioni più usate sia nel campo della ricerca che in quello industriale. Tale soluzione si basa sostanzialmente sull'implementazione dell'architettura a livello sistemico con il noto software di simulazione di sistemi dinamici Simulink®. Una volta ottenuto uno schema a blocchi perfettamente funzionante in floating-point si deve riportare ogni singolo blocco di calcolo in rappresentazione fixed-point, con tutte le accortezze che ne conseguono. Lo sviluppo di algoritmi per l'implementazione su FPGA infatti, richiede una modellazione precisa e accurata delle caratteristiche a virgola fissa che incidono sulla performance funzionale.

Una volta verificato il funzionamento dell'algoritmo in fixed-point, con Simulink HDL Coder è possibile generare automaticamente codice VHDL e Verilog personalizzabile e indipendente dal target partendo dai modelli, che può essere sintetizzato per l'implementazione FPGA. È possibile aggiornare il modello per modificare velocemente il codice e quindi rigenerare il codice e trasferirlo a strumenti a valle per la sintesi, il posizionamento, il reindirizzamento e il download del bitstream in un FPGA.

È possibile riutilizzare un modello Simulink come testbench per verificare un'implementazione FPGA attraverso la cosimulazione. Con EDA Simulator Link, è possibile simulare l'implementazione in simulatori HDL, ad esempio ModelSim, e utilizzare Simulink per creare lo stimolo, simulare il modello di riferimento e confrontare i risultati attesi con quelli effettivamente prodotti dalla simulazione. Questo approccio elimina la necessità di trasferire manualmente i vettori di test e consente di identificare gli errori progettuali già nelle prime fasi dello sviluppo.

3.2 L'architettura proposta

La prima fase per l'implementazione dell'algoritmo su FPGA consiste nel progettare un modello architetturale usando blocchi funzionali. Uno strumento particolarmente adatto a questo scopo è l'applicativo Simulink© della Math Works largamente utilizzato in ambito scientifico ed industriale per la simulazione di modelli dinamici. Lo sviluppo su questa piattaforma è particolarmente conveniente anche in funzione del fatto che la stessa Math Works fornisce dei tools aggiuntivi per la generazione automatica di codice VHDL a partire dall'architettura progettata. Nel seguito di questo paragrafo verrà presentata una possibile architettura per lo sviluppo dell'algoritmo presentato nel capitolo precedente.

In Figura 3.10 è mostrato uno schema a blocchi generale del sistema e nei due riquadri lo schema interno dei blocchi LS e LS1. In questo modo, sarà possibile descrivere l'architettura interna di tutti i sottosistemi mostrati. Nel prosieguo della discussione sarà dedicato un sottoparagrafo ad ognuno dei blocchi.

I diversi colori negli schemi sono indicativi dei rate di ogni segnale. In particolare, per la scelta effettuata, è riportata in Figura 3.9 la legenda dei codice colore.










Color	Description	Value
	Fixed in Minor Step	[0,1]
	Discrete 1	2.0833e-007
	Discrete 2	8.6892e-006
	Discrete 3	4e-005
	Discrete 4	0.00020854
	Discrete 5	0.005005
	Hybrid	Not Applicable

Figura 3.9 – Codice colore per i sample rate dei segnali

I blocchi di colore giallo indicano che all'interno avviene almeno una transizione di rate di almeno un segnale. Si noti che per il segnale di ingresso y (blu) è stata scelto un periodo di campionamento di 40 μ s che corrisponde ad una frequenza di 25kHz. La massima frequenza di lavoro del sistema (rosso) è di circa 4.8MHz. Questo dipende da una scelta sul tempo di calcolo che verrà trattata più in dettaglio in seguito.



Schema del blocco LS1



Schema del blocco LS




Figura 3.10 – (pagina a fianco) Schema a blocchi generale dell'architettura (in alto). In basso sono mostrate le strutture interne dei blocchi LS1 ed LS.

3.2.1 Blocco “Generatore Rampe”

In questo blocco sono presenti tre generatori di rampa implementati per mezzo di contatori limitati. Avendo fissato la frequenza di campionamento del segnale a 25kHz e la larghezza della finestra di osservazione a due periodi della fondamentale (40ms).

Le durate delle rampe sono tra di loro legate e dipendono dalla scelta che si effettua per lo sliding-window. In particolare, va scelto il salto temporale tra un ciclo e l'altro che determina la percentuale di sovrapposizione delle finestre ad ogni ciclo di calcolo. Al limite si potrebbe scegliere un salto di un solo campione, che permetterebbe di ottenere un nuovo valore della stima della frequenza ad ogni nuovo campione ricevuto. D'altro canto si potrebbe scegliere un meccanismo senza sovrapposizione e in questo caso si otterrebbe un valore di frequenza ogni 40ms. La scelta è dettata anche dal fatto che più si accorciano i tempi di calcolo più sale la criticità della frequenza di funzionamento del dispositivo.

Come compromesso, in questo progetto, è stato scelto un meccanismo sliding con sovrapposizione al 87.5% (sette ottavi). Questo determina un salto pari ad un quarto del periodo della 50Hz, che corrisponde a 5ms.

La rampa più lenta, quella che determina la durata del calcolo deve quindi durare 5ms. Nell'architettura prevista la rampa che scandisce il calcolo è quella che effettua la scansione di k. Il contatore deve quindi contare 24 in un tempo pari a 5ms. In realtà, il tempo di calcolo è stato scelto in maniera che tutti gli intervalli di temporizzazione in gioco (compreso quello di campionamento del segnale $y(t)$) siano multipli interi di quello più piccolo. Per questo motivo il tempo di durata della rampa non è esattamente 5.005ms ma Quindi il conteggio avviene con un rate di

$$\Delta t_k = \frac{0.005005}{24} \cong 2.085 \cdot 10^{-4} s$$

La rampa che scandisce j deve effettuare una scansione intera ogni incremento della rampa di scansione di k. Quindi

$$\Delta t_j = \frac{\Delta t_k}{24} \cong 8.689 \cdot 10^{-6}$$

La scansione temporale per il calcolo degli integrali deve avvenire anch'essa ad ogni incremento della rampa di scansione di k. Il conteggio deve avvenire da 0 a 1000. Il rate risulta quindi:

$$\Delta t_n = \frac{\Delta t_k}{1001} \cong 2.083 \cdot 10^{-7}$$

In realtà si sarebbe potuta garantire l'esprimibilità in multipli interi lasciando il tempo pari a 5ms e scegliendo una frequenza di campionamento per il segnale $y(t)$ di 25.025kHz invece di 25kHz come è stata considerata in questa trattazione. Ai fini della simulazione è comunque equivalente.

In Figura 3.11 sono mostrate le rampe generate in un periodo della 50 Hz. Dall'alto verso il basso sono rappresentati il segnale $y(t)$, la rampa n , la rampa k e la rampa j .




Figura 3.11 – Andamento delle rampe di temporizzazione del sistema. Dall'alto verso il basso sono mostrati: il segnale di ingresso, la rampa n , la rampa k e la rampa j .

3.2.2 Blocco “Integratori”

Questo blocco ha il compito di calcolare i valori dei parametri $S_{n,k}$ e $C_{n,k}$ definiti dalle (riferimento formula) a partire dai campioni del segnale di ingresso. Lo schema di questo blocco è mostrato in Figura 3.12. Sullo schema sono state indicate delle parti che richiedono particolari commenti.

Parte A

La parte A dello schema è costituita sostanzialmente da un buffer di ingresso di 1000 campioni, che ha lo scopo di memorizzare gli ultimi 1000 campioni ricevuti in ingresso. In uscita al buffer è presente un vettore che contiene tutti i campioni registrati in ogni posizione di memoria. Lo switch S1 ha lo scopo di mantenere i valori dei campioni per il tempo necessario al calcolo. Infatti, nell'ingresso centrale viene inviato un segnale di controllo, che consiste in un impulso positivo nell'istante in cui l'indice k passa dal valore 24 al valore 1, cioè nell'istante in cui termina un ciclo di calcolo e ne inizia un altro. Lo switch fa passare l'ingresso della porta superiore (il contenuto del buffer) quando arriva l'impulso, mentre fa passare l'ingresso della porta inferiore (l'uscita all'istante precedente) in assenza dell'impulso. In altri termini il meccanismo è quello di un sample and hold.

Nell'oggetto M1 entra il vettore in uscita di S1 e la rampa di scansione temporale. Il vettore viene quindi serializzato. La durata della rampa di scansione temporale (da 0 a 1000) è 24 volte più piccola di quella per la scansione delle armoniche (k). In Figura 3.11 è riportato l'andamento delle rampe. In questo modo il contenuto del vettore in uscita da S1 viene riproposto serialmente 24 volte all'uscita di M1 per effettuare il calcolo degli integrali per tutte le armoniche.

Parte B

La parte B funge da generatore di segnale per il calcolo degli integrandi, dei termini $S_{n,k}$ e $C_{n,k}$. Infatti, il segnale di ingresso $y(t)$ va sempre moltiplicato sia

per $\sin(k\Omega t)$ per il calcolo degli $S_{n,k}$ sia per $\cos(k\Omega t)$ per il calcolo dei $C_{n,k}$, dove $\Omega = 2\pi 50$ e k è l'indice dell'armonica.

La soluzione scelta si basa sull'utilizzo di 2 Look-Up Table bidimensionali, nelle quali sono registrati i campioni di 20 ms di seno e coseno (500 campioni alla frequenza di campionamento utilizzata) per le pulsazioni che vanno da Ω a 24Ω . Ogni LUT contiene quindi 12000 campioni. In ingresso alle due LUT ci sono due rampe per la scansione temporale e quella delle armoniche. La scansione temporale, data la periodicità dei segnali viene effettuata modulo 500 sulla base della rampa temporale principale. In questo modo si è evitato di registrare nelle LUT ulteriori 12000 campioni.

La scelta delle LUT permette di evitare l'utilizzo di algoritmi per il calcolo di funzioni trigonometriche (come il CORDIC) che aumenterebbero la complessità e la latenza delle operazioni.

Parte C

La parte C è composta dai sei blocchi che eseguono l'integrazione numerica. L'integrazione avviene come una somma cumulativa che viene resettata al termine di ogni rampa di scansione temporale. I blocchi di sottocampionamento hanno il compito di estrarre all'uscita dei sommatore i valori della somma cumulativa al termine di ogni rampa di scansione temporale. In questo modo, alle uscite dell'intero blocco Integratori si presenteranno in maniera sequenziale i valori degli integrali per ogni armonica.




Figura 3.12 – Schema dell’architettura intera del blocco “Integratori” (pagina seguente)

3.2.3 Blocco “LS – Termini KK”

Questo blocco ha lo scopo di calcolare l’espressione

$$\sum_{k=1}^{24} \frac{2k\Omega C_{0,k} S_{1,k}}{\pi n} + \frac{C_{0,k}^2}{\pi n} - \frac{2k\Omega C_{1,k} S_{0,k}}{\pi n} - \frac{S_{0,k}^2}{\pi n}$$

Per il calcolo dei termini LS di ordine 0 (riferimento formula x). Per minimizzare il numero di moltiplicatori da utilizzare si può riscrivere l’espressione nel modo seguente, raggruppando i termini:

$$\sum_{k=1}^{24} \frac{2k\Omega}{\pi n} (C_{0,k} S_{1,k} - C_{1,k} S_{0,k}) + \frac{1}{\pi n} (C_{0,k}^2 - S_{0,k}^2)$$

e ricordando che $\Omega = 2\pi 50$ e $n = 2$:

$$\sum_{k=1}^{24} 100 k (C_{0,k} S_{1,k} - C_{1,k} S_{0,k}) + \frac{1}{2\pi} (C_{0,k}^2 - S_{0,k}^2)$$




Figura 3.13 – Schema dell'architettura interna del blocco "TERMINI KK" all'interno del blocco "LS".

Lo schema mostrato in Figura 3.13 mostra l'architettura di calcolo. In uscita, vengono sommati tutti i termini relativi ad ogni k. La somma viene ovviamente resettata all'inizio di una nuova rampa di scansione delle armoniche.

3.2.4 Blocco "LS - Termini KJ"

Questo blocco effettua il calcolo dei termini misti

$$\sum_{k=1}^{24} \sum_{j=1}^{24} \frac{4j^2 C_{0,j}(\omega) C_{0,k}(\omega)}{(j^2 - k^2)n\pi}, \quad k \neq j \quad 3.1$$

Se si sviluppassero i calcoli utilizzando direttamente l'espressione appena mostrata, l'architettura risulterebbe abbastanza complessa. Per semplificare il calcolo si può utilizzare la seguente osservazione. Se si immaginano i termini misti come elementi di una matrice 24x24, l'espressione precedente sarebbe data dalla somma di tutti i termini della matrice

$$\sum_{k=1}^{24} \sum_{j=1}^{24} \begin{pmatrix} \blacksquare & 1,2 & 1,3 & \dots & 1,24 \\ 2,1 & \blacksquare & 2,3 & \dots & 2,24 \\ 3,1 & 3,2 & \blacksquare & \dots & 3,24 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 24,1 & 24,2 & 24,3 & \dots & \blacksquare \end{pmatrix}$$

dove i numeri rappresentano gli indici corrispondenti ai termini di ogni posizione e i quadratini neri indicano l'assenza dell'elemento.

Sommando i rispettivi termini simmetrici rispetto alla diagonale si può riscrivere la precedente somma come

$$\sum_{k=1}^{23} \sum_{j=k+1}^{24} \begin{pmatrix} \blacksquare & 1,2 + 2,1 & 1,3 + 3,1 & \dots & 1,24 + 24,1 \\ \blacksquare & \blacksquare & 2,3 + 3,2 & \dots & 2,24 + 24,2 \\ \blacksquare & \blacksquare & \blacksquare & \dots & 3,24 + 24,3 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ \blacksquare & \blacksquare & \blacksquare & \dots & \blacksquare \end{pmatrix} \quad 3.2$$

Questa operazione presenta due vantaggi:

- L'espressione dei termini si semplifica

$$\sum_{k=1}^{23} \sum_{j=k+1}^{24} \frac{4}{n\pi} (C_{0,j} C_{0,k}), \quad k \neq j \quad 3.3$$

e come si può vedere i termini k,j non dipendono più dagli indici. L'espressione precedente si ottiene sommando due termini identici della (3.1) ad indici invertiti.

- la scansione degli indici si semplifica in quanto si può utilizzare l'architettura mostrata in Figura 3.14.

Ricordando che le uscite degli integratori (in questo caso si utilizzano soltanto le i le uscite di C_0) escono sequenzialmente per ogni valore di k . Il buffer B1 registra i valori di $C_{0,i}$ man mano che arrivano dal blocco precedente. In questo

modo, il primo elemento del vettore di uscita del buffer sarà il nuovo valore arrivato e può essere considerato il $C_{0,k}$. Questo valore è disponibile all'uscita del selettore M1. A questo punto, effettuando una scansione dell'indice j attraverso una rampa 24 volte più rapida di quella di k , si riesce prima dell'arrivo del successivo valore di $C_{0,i}$, a calcolare tutti i termini necessari.




Figura 3.14 - Schema dell’architettura interna del blocco “TERMINI KJ” all’interno del blocco “LS”.

Lo switch S1 ha lo scopo di fornire il fattore moltiplicativo $2/\pi$ in comune a tutti i termini quando si verifica la condizione $k-j>0$ mentre fornisce uno zero,

annullando il successivo prodotto quando la precedente condizione non è verificata.

$k=3$

Posizione nel buffer	1	2	3	4	5	6	...	24
Contenuto del buffer	$C_{0,3}(n)$	$C_{0,2}(n)$	$C_{0,1}(n)$	$C_{0,24}(n-1)$	$C_{0,23}(n-1)$	$C_{0,22}(n-1)$...	$C_{0,4}(n-1)$

j	$k-j>0?$	<i>Out S1</i>	<i>Uscita mull</i>
1	Si	$2/\pi$	$(2/\pi)C_{0,3}(n)C_{0,2}(n)$
2	Si	$2/\pi$	$(2/\pi)C_{0,3}(n)C_{0,1}(n)$
3	No	0	0
4	No	0	0
5	No	0	0
6	No	0	0
...
24	No	0	0

Figura 3.15 – Meccanismo per il calcolo dei termini misti da sommare. L'esempio si riferisce al caso in cui il valore attuale dell'indice k sia 3. In alto è mostrato il contenuto del buffer di ingresso, mentre il basso è mostrata una tabella che indica le uscite dello switch S1 e del moltiplicatore mull1 ad ogni valore della rampa che scandisce l'indice j . In accordo con la (3.3), dal moltiplicatore escono termini non nulli da sommare soltanto per $k>j$.

Questo serve sia a limitare la somma secondo la (3.3), sia a permettere l'esclusione automatica dalla somma dei termini $C_{0,k}$ relativi al precedente ciclo di calcolo. In Figura 3.15 è mostrato uno schema del meccanismo.

All'uscita del moltiplicatore mul1 durante la scansione su j escono, in pratica, i termini della terza colonna (k=3) della matrice della (3.2).

Il sommatore all'uscita del modulo (di architettura identica a quella mostrata nel paragrafo precedente) viene resettato alla fine di ogni scansione di k e quindi alla fine di ogni ciclo di calcolo. In quell'istante infatti si ottiene la somma di tutti i termini della matrice della (3.2).

3.2.5 Blocco "LS1 - Termini KK"

Questo blocco calcola l'espressione

$$\sum_{k=1}^{24} \frac{2k^2 \Omega C_{0,k} C_{2,k}}{\pi n} - \frac{2k^2 \Omega C_{1,k}^2}{\pi n} - \frac{4k C_{1,k} S_{0,k}}{\pi n} - \frac{4Y C_{0,k}}{\Omega^2} + \frac{2k^2 \Omega S_{0,k} S_{2,k}}{\pi n} - \frac{2k^2 \Omega S_{1,k}^2}{\pi n} + \frac{8\pi k n Y S_{0,k}}{\Omega^2} - \frac{4k Y S_{1,k}}{\Omega}$$

Che per convenienza di calcolo può essere scritta nella forma

$$\sum_{k=1}^{24} \frac{2k^2\omega}{\pi n} (C_{0,k}C_{2,k} + S_{0,k}S_{2,k} - C_{1,k}^2 - S_{1,k}^2) - \frac{4kC_{1,k}S_{0,k}}{\pi n} - \frac{4YC_{0,k}}{\omega^2} + \frac{8\pi knYS_{0,k}}{\omega^2} - \frac{4kYS_{1,k}}{\omega}$$

Lo schema del blocco è mostrato in Figura 3.16.

3.2.6 Blocco “LS1 – Termini KJ”

Questo blocco deve calcolare la seguente somma doppia

$$\sum_{k=1}^{24} \sum_{j=1}^{24} -\frac{8j^2YC_{0,j}}{(j^2 - k^2)\Omega^2} - \frac{8j^2YC_{0,k}}{(j^2 - k^2)\Omega^2} - \frac{4j^3C_{0,k}S_{1,j}}{(j^2 - k^2)n\pi} - \frac{4j^2kC_{0,j}S_{1,k}}{(j^2 - k^2)n\pi}, \quad k \neq j$$

Applicando lo stesso metodo visto per i termini kj del blocco LS, sommando i termini ad indici invertiti la precedente può essere riscritta come:

$$\sum_{k=1}^{N_{arm}-1} \sum_{j=k+1}^{N_{arm}} -\frac{8}{\Omega^2} Y(C_{0,j} + C_{0,k}) - \frac{4}{n\pi} (jS_{1,j}C_{0,k} + kS_{1,k}C_{0,j}), \quad k \neq j$$

Anche in questo caso la dipendenza dagli indici si semplifica notevolmente. Osservando lo schema del blocco mostrato in Figura 3.17, dato che gli integrali $S_{1,n}$ compaiono sempre moltiplicati per n, nel buffer di ingresso B2 vengono registrati direttamente i valori del prodotto $nS_{1,n}$.




Figura 3.16 - Schema dell'architettura interna del blocco "TERMINI KK" all'interno del blocco "LS1" (pagina precedente).




Figura 3.17 - Schema dell'architettura interna del blocco "TERMINI KJ" all'interno del blocco "LS1".

Il meccanismo è del tutto analogo a quello illustrato nel paragrafo 2.2.3. In questo caso sono presenti due buffer per immagazzinare i valori necessari a calcolare tutti i termini misti.

3.2.7 Blocco “Calcolo Radice”

Le uscite dei blocchi LS e LS1 rappresentano i coefficienti di ordine 0 e 1 dell'equazione lineare

$$a_0 + a_1 \cdot \delta\omega = 0$$

Che fornisce la soluzione cercata $\delta\omega$, che rappresenta il discostamento della frequenza del segnale di ingresso dalla pulsazione nominale.

Volendo esprimere il discostamento in frequenza la soluzione sarà:

$$\delta f = \frac{\delta\omega}{2\pi} = -\frac{a_0}{2\pi a_1}$$

Il blocco calcolo radice, mostrato in Figura 3.18, effettua questa operazione e il sottocampionamento dell'uscita che va ad estrarre soltanto i valori di fine calcolo di ogni ciclo.




Figura 3.18 - Schema dell'architettura interna del blocco "CALCOLO RADICE".

3.3 Rappresentazione in virgola fissa

Nella progettazione di architetture di calcolo su hardware digitale bisogna prestare particolare attenzione alla rappresentazione dei numeri. In particolare i numeri reali devono essere necessariamente approssimati. Esistono due grosse categorie di rappresentazione numerica che sono la rappresentazione a virgola mobile (floating-point) e la rappresentazione a virgola fissa (fixed-point). Per entrambe le rappresentazioni la lunghezza della parola digitale (numero di bit) deve essere fissata. Ma, a parità di lunghezza della parola, il range di numeri rappresentabili è decisamente diverso: quello della rappresentazione a virgola fissa è estremamente più piccolo. Nella maggioranza delle applicazioni pratiche, per garantire un errore di quantizzazione accettabile ed evitare overflow numerici, quando si utilizza la rappresentazione a virgola fissa si può ricorrere alla tecnica dello scaling. Tale tecnica permette di aumentare/comprimere il range numerico a costo di un aumento/riduzione dell'errore di quantizzazione, tenendo ovviamente fisso il numero di bit.

Data l'effettiva convenienza nella gestione del numero della rappresentazione a virgola mobile, ci si chiede quali sono i motivi per il quale in numerose applicazioni hardware di elaborazione digitale del segnale di utilizza la virgola fissa. La risposta sta nelle seguenti considerazioni [SimulinkFPUG]:

- ***Dimensioni e consumo di potenza*** – I circuiti logici di un hardware in virgola fissa sono molto meno complicati dei rispettivi in virgola mobile. Ciò implica che uno stesso schema di calcolo occuperebbe un'area su chip di gran lunga inferiore se implementato in virgola fissa rispetto alla virgola mobile. Di conseguenza, a parità di altre condizioni, anche il consumo di potenza del circuito risulterebbe decisamente minor. Questo rappresenta un grande vantaggio se il dispositivo deve funzionare alimentato a batterie. Un minor assorbimento di potenza significa anche una minore produzione di calore.
- ***Richiesta di memoria e tempo di calcolo*** —Generalmente, il calcolo in virgola fissa richiede una minor quantità di memoria e un tempo inferiore.
- ***Costo*** —*Per produzioni in larga scala, l'utilizzo della virgola fissa si ripercuote positivamente sul rapporto prezzo/costo del dispositivo, implicando significativi risparmi.*

Alla luce di quanto detto, una volta implementato lo schema di calcolo e testatone il funzionamento in virgola fissa, bisogna effettuare la conversione in virgola fissa di ogni operazione presente nello schema. Nel seguito del paragrafo

verrà descritto più in dettaglio la tecnica dello scaling e come è stata applicata all'architettura in esame.

3.3.1 Scaling

Come detto in precedenza, il range dinamico dei numeri a virgola fissa è molto limitato se confrontato con quello dei numeri a virgola mobile della stessa dimensione. Per poter utilizzare correttamente la rappresentazione a virgola fissa è necessario che ogni numero o variabile debba essere “scalata”.

Per spiegare come funziona lo scaling si deve mettere in evidenza che ogni numero in virgola fissa può essere rappresentato in maniera generica come segue:

$$V \approx \tilde{V} = S Q + B$$

dove:

- V è il numero reale che si vuole rappresentare in virgola fissa.
- \tilde{V} è il valore approssimato di V che può essere espresso in virgola fissa.
- Q è il codice binario che rappresenta il valore (stored integer) .
- $S = F 2^f$ è la pendenza (slope).
- B è il bias.

La pendenza S è composta di due parti:

- 2^{fl} specifica la posizione della virgola nel numero binario. fl is the fixed power-of-two exponent.
- F è il fattore di correzione della pendenza. Deve essere compreso tra 1 e 2 ($1 \leq F < 2$).

Una versione semplificata dello scaling si può ottenere ponendo $F=1$ e $B=0$; in questo modo lo scaling si ottiene semplicemente specificando la posizione della virgola fissa nella parola digitale. Questa rappresentazione è chiamata binary-point-only. Il vantaggio di questa tecnica è di ridurre il numero di operazioni aritmetiche da compiere per effettuare operativamente lo scaling.

In Figura 3.19 sono mostrate le varie tipologie di rappresentazione dei numeri in virgola fissa con il range (limite inferiore e superiore) e la precisione. Queste indicazioni sono date in funzione del numero di bit con cui si rappresenta il numero (ws) e la posizione della virgola fissa (fl). Sia ws che fl devono essere ovviamente dei numeri interi. Si noti che per $fl=0$ la rappresentazione a virgola fissa corrisponde con la rappresentazione dei numeri interi. Un'altra cosa da tenere in conto è che il valore di fl può essere anche negativo oppure maggiore di ws .

Name	Low Limit	High Limit	Default Scaling (~Precision)
Unsigned Integer	0	$2^{ws} - 1$	1
Signed Integer	-2^{ws-1}	$2^{ws-1} - 1$	1
Unsigned Binary Point	0	$(2^{ws} - 1)2^{-fl}$	2^{-fl}
Signed Binary Point	$-2^{ws-1} \cdot 2^{-fl}$	$(2^{ws-1} - 1)2^{-fl}$	2^{-fl}
Unsigned Slope Bias	0	$s(2^{ws} - 1) + b$	s
Signed Slope Bias	$-s(2^{ws-1}) + b$	$s(2^{ws-1} - 1) + b$	s

Figura 3.19 – I diversi tipi di rappresentazione in virgola fissa con limiti superiori e inferiori in funzione dei parametri caratteristici. (Fonte: [SimulinkFPUG]).

A titolo di esempio, in Figura 3.20 sono mostrati come variano range e precisione per numeri a virgola fissa a 8 bit ($ws=8$) in formato binary-point-only con fs che varia da -1 a 8.

Operativamente, l'obiettivo è quello di ottenere la maggiore precisione possibile per ogni operazione presente nello schema funzionale dell'algoritmo. La precisione è limitata dalla pendenza descritta in precedenza, che deve essere resa la più piccola possibile mantenendo un range abbastanza grande da evitare overflow numerici.

Scaling	Precision	Range of Signed Values (Low, High)	Range of Unsigned Values (Low, High)
2^1	2.0	-256, 254	0, 510
2^0	1.0	-128, 127	0, 255
2^{-1}	0.5	-64, 63.5	0, 127.5
2^{-2}	0.25	-32, 31.75	0, 63.75
2^{-3}	0.125	-16, 15.875	0, 31.875
2^{-4}	0.0625	-8, 7.9375	0, 15.9375
2^{-5}	0.03125	-4, 3.96875	0, 7.96875
2^{-6}	0.015625	-2, 1.984375	0, 3.984375
2^{-7}	0.0078125	-1, 0.9921875	0, 1.9921875
2^{-8}	0.00390625	-0.5, 0.49609375	0, 0.99609375

Figura 3.20 – Esempio di precisione e range che si ottengono per diversi valori dello scaling per un numero in rappresentazione a binary-point-only a 8 bit. (Fonte: [SimulinkFPUG]).

Se ci si riferisce ad una particolare variabile V all'interno dello schema, bisognerà innanzitutto conoscerne i valori minimi e massimi tra cui varia. Ovviamente questo è possibile facendo delle considerazioni sulle caratteristiche degli stimoli di ingresso dell'algoritmo. In ogni caso, utilizzando uno scaling del tipo binary-point-only, bisognerà porre

$$\max(V) = 2^{f_l}(\max(Q))$$

$$\min(V) = 2^{f_l}(\min(Q))$$

Dove $\max(Q)$ rappresenta il limite superiore rappresenta il numero intero relativo al più grande codice binario rappresentabile con un dato numero di bit w_s e analogamente $\min(Q)$ il più piccolo. Nello specifico, risulterà:

$$(\max(Q)) = 2^{w_s} - 1$$

$$(\min(Q)) = 0$$

Quindi, risolvendo rispetto a 2^{f_l} si ottiene

$$2^{f_l} = \frac{\max(V) - \min(V)}{\max(Q) - \min(Q)} = \frac{\max(V) - \min(V)}{2^{w_s} - 1}$$

Quindi la determinazione di f_l , se si lavora a lunghezza della parola fissa, può essere fatta sulla base della sola conoscenza del range di variazione di V .

La determinazione dei range di variazione di ogni parametro va effettuata partendo da conoscenze a priori sulle caratteristiche degli stimoli esterni. Nel caso in esame si assume che il segnale sia una sinusoide campionata con ampiezza massima pari al fondo scala rappresentabile con il formato numerico di ingresso e frequenza che varia in un intervallo tra 49 e 51 Hz. La fase iniziale del segnale può essere un numero qualunque compreso tra 0 e 2π .

Per stabilire il range di ogni variabile sono state effettuate una serie di simulazioni facendo variare le caratteristiche del segnale di stimolo e registrando i valori massimi e minimi che raggiungeva la variabile (Figura 3.21).

Questa operazione pone dei vincoli sull'utilizzo dell'algoritmo. Il fatto di aver dimensionato i range basandosi su segnali con frequenza che variano tra 49 e 51 Hz non assicura il corretto funzionamento dell'algoritmo dal punto di vista numerico. L'intervallo scelto è ovviamente abbondantemente largo per la casistica di fluttuazioni di frequenza che si misurano sulla rete elettrica, come mostrato nel paragrafo 2.1.




Figura 3.21 – Determinazione del range di variazione di una variabile a partire da un set di andamenti relativi a diversi stimoli di ingresso

Ovviamente, è sempre possibile ricontrollare se sullo schema in fixed point si verificano degli overflow e riscalarlo localmente e in maniera empirica la rappresentazione di quella particolare variabile. Questa analisi può essere effettuata con un tool messo a disposizione di Simulink chiamato *Fixed Point Toolbox*. Tale strumento permette di loggare una serie di segnali all'interno dello schema e verificare eventuali overflow delle variabili durante una simulazione.




Figura 3.22 – Confronto tra l'andamento di una variabile in rappresentazione a virgola mobile e virgola fissa (in alto). In basso è mostrata la differenza tra le due curve in alto (che appaiono sovrapposte) utile a determinare l'efficienza del processo di scaling. La posizione della virgola fissa della rappresentazione numerica deve essere scelta per garantire la massima precisione possibile e contemporaneamente coprire tutto il range di variazione della variabile.

In Figura 3.22 è mostrato un esempio dei controlli che è possibile fare durante il processo di scaling per verificare che l'accuratezza non si degradi troppo a causa del rumore numerico. I grafici mostrano l'uscita del sommatore che genera l'uscita del blocco LS – TerminiKK. Nel grafico ne è mostrato l'andamento con la simulazione in virgola mobile a precisione doppia (double) e quello con lo schema scalato in virgola fissa con lunghezza delle parole fissa a 24 bit. Le due curve si sovrappongono e per mostrarne il discostamento in basso è mostrato l'andamento della differenze tra le due curve.

A causa delle intricate dipendenze reciproche delle variabili, il processo di scaling richiede numerose controverifiche ogni volta che si modifica la posizione della virgola fissa di una di esse. Questo serve in quanto un eventuale errore introdotto può propagarsi ed amplificarsi lungo la catena di calcolo diventando inaccettabile.

Ad ogni modo, lo scaling finale è stato effettuato avendo come obiettivo di contenere l'errore numerico dell'uscita del sistema entro una quantità inferiore a $5 \cdot 10^{-4}$. In questo modo, l'errore numerico è al massimo un ordine di grandezza inferiore rispetto all'accuratezza dell'algorithmo in condizioni di rapporto segnale rumore di 70-80dB, che rappresenta una situazione “normale” nelle applicazioni reali.

3.4 Generazione del codice VHDL e simulazione del sistema

Un linguaggio di descrizione dell'hardware (HDL) è un linguaggio informatico progettato per la descrizione formale dei circuiti elettronici. Può descrivere una funzionalità del circuito, la sua struttura e i segnali di stimolo per simularne il funzionamento. Un modello HDL è una descrizione testuale della struttura di un sistema elettronico e della sua evoluzione temporale. A differenza di un linguaggio di programmazione standard, la semantica e la sintassi di un HDL comprende delle indicazioni esplicite alla temporizzazione e alla concorrenzialità delle operazioni, che sono degli attributi fondamentali per il funzionamento dell'hardware.

Il VHSIC (very high speed integrated circuits) hardware description language (VHDL) è, insieme a Verilog, lo standard più utilizzato per i linguaggi di descrizione dell'hardware.

Tutti i software di sintesi di circuiti su dispositivi logici programmabili (PLD) riescono ad effettuare le procedure di sintesi del circuito sul chip ricevendo come input il codice HDL.

MathWorks fornisce uno strumento per Simulink, HDL Coder, capace di generare automaticamente il codice HDL a partire da uno schema a blocchi Simulink funzionante e contenente soltanto formati numerici a virgola fissa (compresi gli interi). Ovviamente nella fase di design dello schema bisogna rispettare alcuni vincoli, soprattutto per quanto riguarda i blocchi funzionali

sistema

utilizzabili. Infatti soltanto un piccolo sottoinsieme dei blocchi che mettono a disposizione le librerie di Simulink sono traducibili direttamente in HDL.

Una volta verificata la compatibilità, HDL Coder genera in file di testo differenti tutti i codici HDL relativi ai sottosistemi presenti nello schema. Un altro grande vantaggio che offre questo tool è la gestione automatica della temporizzazione del circuito, generando un blocco specializzato chiamato “timing controller”. Questo blocco serve a generare i segnali di enable per tutti le sezioni che viaggiano a rate diversi a partire da un unico clock di riferimento.

In Figura 3.23 è mostrato il report delle risorse necessarie all’implementazione del sistema, generato da HDL Coder che sintetizza gli elementi di base necessari alla sintesi del circuito sotto esame.

Multipliers	48
Adders/Subtractors	106
Registers	2101
RAMs	0
Multiplexers	1051

Figura 3.23 – Risorse necessaria alla sintesi del sistema (output di HDL Coder).

Simulink permette anche di confrontare la sua simulazione del sistema con un simulatore di codice HDL, che testa il funzionamento logico del codice generato. Uno dei più noti simulatori di codice HDL in commercio è ModelSim.

La cosimulazione dello schema funzionale e del simulatore HDL permette di verificare se il codice generato si composta in modo corretto e produce, almeno dal punto di vista logico le stesse uscite. Infatti è possibile monitorare le uscite delle due simulazioni e la loro differenza simultaneamente. Questo permette di individuare immediatamente anomalie e apportare correzioni allo schema funzionale. A questo punto si genererà un nuovo codice HDL per effettuare una nuova cosimulazione. Quando la differenze sarà nulla il codice HDL sarà pronto per essere sintetizzato sull'FPGA.

3.5 Sintesi del codice e cosimulazione hardware

Questo paragrafo ha lo scopo di commentare alcuni report ottenuti in seguito alla sintesi hardware dell'architettura proposta. Il processo di generazione dei file di bitstream è quasi completamente automatizzato e l'utente si può limitare a settare delle strategie atte ad incrementare le prestazioni di velocità o di occupazione di area sul chip.

Il processo diventa particolarmente critico nel caso si vogliano ottenere prestazioni temporali elevatissime (alte frequenza di clock). Dato il sampling rate relativamente basso in questa applicazione non esistono particolari criticità da questo punto di vista.

3.5.1 Sintesi del codice HDL

Il codice HDL è il punto di partenza per programmare una FPGA. Tutti i produttori forniscono dei software in grado di generare un file di bitstream

necessario per la configurazione del dispositivo. Il processo di generazione passa attraverso tre fasi fondamentali che sono

- Sintesi
- Mapping
- Place & Route

Nel processo di sintesi, il codice HDL viene tradotto in blocchi hardware sintetizzabili tramite la logica a disposizione. Il mapping, una volta selezionato il modello di FPGA e relativo package, serve a mappare i blocchi logici nelle risorse fisiche disponibili. Il Place and Route serve a individuare la migliore disposizione della logica e i percorsi dei collegamenti del circuito.

Non c'è una soluzione univoca ai problemi affrontati nelle varie fasi, e per questo motivo, i tool di sviluppo permettono di selezionare una strategia a seconda delle prestazioni che si vogliono ottenere. Ad esempio si può effettuare un place & Route che minimizzi i ritardi combinatori della logica, che permette di ottenere le migliori performance in termini di frequenza di clock massima adoperabile. In altri casi può invece risultare utile minimizzare l'area occupata sul chip dal circuito.

Ad ogni step vengono prodotti dei report, utili a capire dove intervenire eventualmente se non sono raggiunti gli obiettivi che erano stati prefissati.

A titolo di esempio, in Figura 3.24. è mostrato il report post sintesi generato dall'applicativo ISE della Xilinx, nel processo di sintesi dell'architettura mostrata nel paragrafo 3.2. La sintesi è stata effettuata su di una FPGA della famiglia Virtex6, la XC6VLX240T-1FFG1156. Vengono riportate le risorse

necessarie alla sintesi del circuito confrontate con quelle disponibili sul dispositivo, con la relativa percentuale di utilizzo.

Device Utilization Summary (estimated values)			
Logic Utilization	Used	Available	Utilization
Number of Slice Registers	33886	301440	11%
Number of Slice LUTs	36038	150720	23%
Number of fully used LUT-FF pairs	24577	45347	54%
Number of bonded IOBs	44	600	7%
Number of BUFG/BUFGCTRLs	2	32	6%
Number of DSP48E1s	82	768	10%

Figura 3.24 – Report post-sintesi dell'applicativo ISE della Xilinx. Sono mostrate, per ogni tipologia di risorse disponibili, la quantità necessaria all'implementazione, quella disponibile sul device scelto (in questo caso Virtex6- XC6VLX240T-1FFG1156) e la percentuale di utilizzo.

Il tool di sintesi genera anche un report per la temporizzazione del circuito dove sono stimati i ritardi massimi di propagazione dei segnali che impongono dei limiti sulle frequenze del clock di sistema. Un report di temporizzazione accurato viene fornito soltanto dopo il processo di place e route, nel quale vengono effettivamente decise le posizioni del chip dei vari componenti e i vari percorsi delle connessioni.

3.5.2 Cosimulazione hardware

Una volta generato il file di bitstream si deve programmare l'FPGA per verificarne il corretto funzionamento. Questo è reso possibile in maniera

semplice attraverso la co-simulazione hardware. Questa tecnica permette, sfruttando dei kit di sviluppo presenti sul mercato, di generare gli stimoli dal PC, inviarli tramite protocollo JTAG o Ethernet (se disponibile) alla scheda di sviluppo su cui è montata l'FPGA e reinviare al PC le uscite elaborate. In questo modo è possibile cosimulare il sistema a livello software e hardware e confrontarne le uscite in modo da verificarne la coincidenza. Quando ciò accade si può affermare che la logica implementata funziona correttamente.

Tuttavia la cosimulazione hardware non riesce a fare una vera e propria simulazione real-time. La temporizzazione dei segnali di ingresso (compreso il clock) non è quello di funzionamento vero e proprio. Non permette quindi di stabilire se il sistema è in grado di funzionare correttamente alle corrette frequenze.

Il software realizzato per la co-simulazione è il System Generator della Xilinx. Questo applicativo sfrutta il motore di Simulink per la gestione del tempo e può essere utilizzato per la progettazione e la simulazione di architetture da implementare sfruttando delle librerie ottimizzate per i device Xilinx. Il progetto avviene più a basso livello rispetto all'approccio Simulink HDL Coder e permette la generazione diretta del bitstream senza passare per la generazione del codice HDL.

Come già illustrato, in questo lavoro si è preferito generare il codice HDL con HDL Coder. System Generator è stato utilizzato esclusivamente per la cosimulazione hardware.

L'utilizzo del codice HDL generato esternamente da System Generator è possibile per mezzo di oggetti chiamati "Black Box" che permette di inserire nel progetto codice VHDL o Verilog esterno. Quando viene importato del codice VHDL in una Black Box è necessario modificare un file di configurazione scritto in linguaggio Matlab che definisce le caratteristiche e i sampling rate dei segnali di ingresso e di uscita del top-module del codice. Inoltre su questo file, se il codice HDL che descrive il sistema è contenuto in file multipli, bisogna listare i percorsi di ogni file seguendo la struttura gerarchica, dai blocchi più "interni" a quelli più "esterni".

Dopo aver scelto il device appropriato e la modalità di comunicazione (JTAG o Ethernet) System Generator fa partire il processo di sintesi del progetto includendo in maniera trasparente i blocchi dedicati alla comunicazione. L'occupazione effettiva su FPGA risulterà, di conseguenza, maggiore.

Per il progetto in esame è stata effettuata una cosimulazione hardware utilizzando la scheda di sviluppo ML605 della Xilinx, basata su una FPGA della famiglia Virtex 6 XC6VLX240T-1FFG1156.

Conclusioni e sviluppi futuri

La frequenza è uno dei parametri fondamentali nello studio della power quality. Il suo interesse nella metrologia sta nel fatto che consente di garantire un'elevata accuratezza nella stima di tutti gli altri parametri fondamentali. Questo aspetto diventa di centrale interesse nei monitoraggi real-time per la cattura di eventi che avvengono sulla rete elettrica e nell'ottica dell'evoluzione della contrattualistica energetica basata sulla qualità.

Alla luce di questo, il presente lavoro si è basato su due obiettivi principali:

- Studiare il problema della stima della frequenza nell'elaborazione digitale dei segnali con lo scopo di proporre un algoritmo che garantisca elevata accuratezza ed elevata prontezza per applicazioni real-time.
- Una volta individuato l'algoritmo proporre un'architettura implementabile su FPGA e verificarne il funzionamento

Per quanto riguarda il primo punto, da una analisi della letteratura è emerso che sebbene il sistema più efficiente sia il fitting sinusoidale basato sul metodo dei minimi quadrati, nelle applicazioni real-time non ne è quasi mai considerato l'utilizzo a causa di problemi legati alla complessità e alla natura ricorsiva dell'algoritmo di base. Il giusto compromesso tra complessità e accuratezza è in molti casi indicato nella DFT interpolata.

In questo lavoro di tesi si propone un algoritmo basato sulla minimizzazione dei quadrati in una sua versione approssimata che ne semplifica notevolmente il calcolo e ne evita la ricorsione. Questa approssimazione si presta particolarmente alla natura dei segnali di rete, nei quali le deviazioni di frequenza dal valore nominale sono molto contenute.

E' stata condotta un'analisi comparativa dell'accuratezza della stima del metodo proposto (con diversi gradi di approssimazione) e la versione più accurata della DFT interpolata, in condizioni che simulano le caratteristiche del segnale di rete e per diversi valori del rapporto segnale rumore. In particolare, si è voluta effettuare l'analisi tenendo in conto anche la durata della finestra di osservazione, in termini di numero di periodi della fondamentale ideale.

Si è riscontrato che per valori del rapporto segnale rumore tipici del segnale di rete e dei comuni sistemi di acquisizione, se si considera un'osservazione molto breve del segnale (da uno a tre periodi) l'approssimazione proposta ha un'accuratezza superiore a quella della DFT interpolata. Fatto interessante è che a quei livelli di SNR è proprio l'approssimazione di ordine più basso (e quindi meno complessa) a fornire la stima più accurata e più stabile.

Tale risultato si è ottenuto sia con un modello a singolo tono che con un modello multi armonico, quest'ultimo sicuramente più rappresentativo del segnale di rete.

La complessità computazionale dell'algoritmo proposto è leggermente superiore a quella della DFT interpolata, ma l'applicazione su finestre brevi compensa in parte questo svantaggio permettendo il calcolo su un numero minore di

campioni. Inoltre, le buone prestazioni con finestre brevi rendono l'algoritmo più pronto nel seguire variazioni di frequenza rendendolo particolarmente adatto in numerose applicazioni real-time.

L'ultima parte è consistita nella progettazione di una architettura orientata all'implementazione su FPGA. E' stato progettato uno schema funzionale dell'algoritmo sfruttando la piattaforma di Simulink, in virtù della disponibilità di tool di fast prototyping per la generazione automatica del codice HDL, della gestione della rappresentazione numerica a virgola fissa e della generazione di un file di bitstream per la configurazione dello FPGA.

Allo stato attuale si è riusciti a verificare il funzionamento su FPGA per mezzo di co-simulazione hardware, con stimoli generati da PC, sulla scheda di sviluppo Xilinx ML605 basata su una FPGA della famiglia Virtex 6 (XC6VLX240T-1FFG1156).

Sul fronte dello sviluppo del FPGA si sta procedendo su due fronti:

- Ottimizzazione dell'architettura e della gestione dello scaling della virgola fissa per riuscire a sintetizzare l'algoritmo su FGPA più piccole e quindi meno costose. L'obiettivo di riferimento è la Spartan6 xc6slx150 della Xilinx. La famiglia Spartan6 è una versione più economica ma orientata al Digital Signal Processing.
- Implementazione di un sistema di generazione del segnale di test per la power quality per testare l'algoritmo su FPGA in condizioni di temporizzazione "true-time". E' attualmente in fase di sviluppo un'architettura da sviluppare su FGPA della famiglia Spartan3, gestibile

tramite interfaccia seriale da PC. Lo scopo di questo dispositivo sarà quello di simulare un segnale di rete digitalizzato in uscita da un ADC le cui caratteristiche siano controllabili.

Più a lungo termine questo lavoro si inserisce nella progettazione di un dispositivo stand alone capace di effettuare il monitoraggio delle variazioni di parametri di power quality ed identificazione e registrazione di eventi. La FPGA di cui si è discusso in questa sede sarà l'elemento principale di calcolo, in quanto la frequenza fa da supporto a numerosi algoritmi di stima ed individuazione dei disturbi.

L'evoluzione dell'attività prevede infatti di estendere la rete di monitoraggio della power quality sul comune di Roma che adesso è composta da quattro punti di prelievo. In futuro è in programma di aggiungere qualche decina di nuovi siti che permetteranno uno studio completo sulle dinamiche di diffusione dei disturbi, individuazione delle sorgenti e caratterizzazione della rete elettrica urbana.

In ultima analisi, data la diffusione di circuiti integrati per il controllo della power quality anche negli apparati di largo consumo, si immagina di poter sviluppare su chip ASIC sistemi di calcolo e stima di diversi parametri caratterizzanti la power quality.

Bibliografia

[Andersson] – T. Andersson, D. Nillson, “*Test and evaluation of voltage dip immunity*”, 2002.

[Baggini] – A. Baggini, “*Handbook of Power Quality*”, Wiley 2008.

[Balcells] – J. Balcells, V. Parisi, D. Gonzalez, “*New trends in power quality measuring instruments*”, 2002.

[Bhattacharyya] - Sharmistha Bhattacharyya, Sjeff Cobben, “*Consequences of Poor Power Quality – An Overview*”, 2011

[Bischi] - B. Bischi, U. Ligges, C. Weihs “*Frequency estimation by DFT interpolation: A comparison of methods*”, 2009.

[Bollen] - M.H. Bollen, I. Gu, “*Signal Processing of Power Quality Disturbances*”, Wiley-IEEE Press, 2006.

[Brundler] – O. Brundler, M. Oberholzer, “*FPGA Technology and industry Experience*”, dal sito <http://www.enclustra.com/de/company/publications/> di Enclustra FPGA Solution, 2011.

[Caciotta] - M. Caciotta, F. Leccese, T. Trifirò: “*Curve Fitting Algorithm (CFA) As Power Quality Basic Algorithm*”, 2006.

[Caciotta2] - M. Caciotta, S. Giarnetti, F. Leccese, D. Trinca, “*A multi-platform Data Acquisition Device for Power Quality metrological certification*”, 2010.

- [Caciotta3] - M. Caciotta, S. Giarnetti, G. Lattanzi Cinquegrani, F. Leccese, D. Trinca: “*Development and characterization of a multi-platform Data Acquisition System for Power Quality metrological certification*”, 2011.
- [Caciotta4] - M. Caciotta, S. Giarnetti, F. Leccese, E. Pedruzzi: “*Curve Fitting Algorithm FPGA implementation*”, 2011.
- [Castaldo] - Castaldo, D.; Gallo, D.; Landi, C.; Testa, A.; “*A Digital Instrument for Nonstationary Disturbance Analysis in Power Lines*”, 2004.
- [Chattopadhyay] – S. Chattopadhyay, M. Mitra, S. Sengupta, “*Electric Power Quality*”, Springer 2011.
- [Deschamps] – J. P. Deschamps, G. J. A. Bioul, G. D. Sutter, “*Syntesis of Arithmetics Circuits, FPGA, ASIC and Embedded Systems*”, 2006
- [Dungan] - R.C. Dungan, “*Electrical Power Systems Quality*”, 2nd ed. McGraw-Hill 2003.
- [Fuchs] – E. F. Fuchs, M. A. S. Masoum, “*Power Quality in Power Systems and Electrical Machines*”, 2008.
- [Hayes] - M. H. Hayes, “*Statistical Digital Signal Processing and Modeling*”, Wiley, 2009.
- [Herrera] – R.S. Herrera, A. Perez, P. Salmeron, J. R. Vazquez, S. P. Litran, “*Distortion Sources Identification in Electric Power Systems*”, 2005.
- [IEC62008] - IEC 62008 “*Performance characteristics and calibration methods for digital data acquisition systems and relevant software*”, 2005.
- [IEEE SDWR] – *IEEE Standard for Digitizing Waveform Recorders*, 2007.

-
- [IEEE RPMEPQ] – *IEEE Recommended Practice for Monitoring Electric Power Quality*, 1995
- [Karris] – S.T. Karris, “*Digital Circuit Analysis and Design with Simulink Modeling and Introduction to CPLDs and FPGAs*”, 2010.
- [Kay] - S.M. Kay. “*Fundamentals of Statistical Signal Processing: Estimation Theory*”, Prentice Hall, 1993.
- [Kootsookos] - P. J. Kootsookos. “*A review of frequency estimation and tracking problems*”, Technical report, 1999.
- [Leccese] – F. Leccese, “Rome, a first example of perceived power quality of electrical energy: The telecommunication point of view”, 2007.
- [Macleod] - M. D. Macleod. “*Fast nearly ML estimation of the parameters of real or complex single tones or resolved multiple tones*”. 1998.
- [Manson] – J. Manson, R. Targosz, “Leonardo Energy: European Power Quality Survey Report”, 2008.
- [Meyer-Bease], U. Meyer-Bease, “*Digital Signal Processing with Field Programmable Gate Arrays*”, 2007.
- [Quinn1] - B. G. Quinn. “*Estimating frequency by interpolation using Fourier coefficients*”, 1994.
- [Quinn2] - B. G. Quinn. “*Estimation of frequency, amplitude, and phase from the DFT of a time series*”, 1997.
- [Radil] – T. Radil, P. M. Ramos, A. Cruz Serra, “*Detection and Extraction of Harmonic and Non-harmonic Power Quality Disturbances Using Sine Fitting Methods*”, 2008.

-
- [Ramos] - P. M. Ramos, A. C. Serra, “*Comparison of frequency estimation algorithms for power quality assessment*”, 2009.
- [Ramos2] – P. M. Ramos, M. F. da Silva, R. C. Martins, A. M. C. Serra, “*Simulation and Experimental Results of Multiharmonic Least-Squares Fitting Algorithms Applied to Periodic Signals*”, 2006.
- [Ribeiro] – P. F. Ribeiro, “*Time varying waveform distortions in power systems*”, Wiley 2009.
- [Rife] – D. C. Rife, R. R. Boorstyn, “*Single-Tone Parameter Estimation from Discrete-Time Observations*”, 1974.
- [Samotyj] – M. Samotyj, “*The Cost of Power Disturbances to Industrial & Digital Economy Companies*”, 2001
- [Simulink HCUG] – “*Simulink HDL Coder User Guide*”, 2010.
- [Simulink FPUG] – “*Simulink Fixed Point User Guide*”, 2010.
- [Slepicka] – D. Slepicka, D. Agrež, R. Lapuh, E. Nunzi; D. Petri, T. Radil, J. Schoukens, M. Sedláček, “*Comparison of Nonparametric Frequency Estimators*”, 2010.
- [So] - So, H.C.; Chan, Y.T.; Ma, Q.; Ching, P.C, “*Comparison of various periodograms for sinusoid detection and frequency estimation*”, 1999.
- [Stoica] – P. Stoica, R. L. Moses, B. Friedlander, T. Soderstrom, “*Maximum likelihood Estimation of the parameters of multiple sinusoids from noisy measurements*”, 1989.

-
- [Vucijak] – N.M. Vucijak, N. M. Radojevic, “*Three, Four and Seven Parameters Sine-fitting Algorithms Applied in the Electric Power Calibrations*”, 2005.
- [Wang] - F. Wang, “*Power Quality Disturbances and Protective Relays Component Switching and Frequency Deviation*”, 2003.
- [Wang-Rowe] – M. Wang, G. I. Rowe, A. V. Mamishev, “*Real-Time Power Quality Waveform Recognition with a Programmable Digital Signal Processor*”, 2003.
- [Won] – D. J. Won, I. Chung, J. Kim, S. Moon, J. Seo, J. Choe, “*A New Algorithm to Locate Power-Quality Event Source With Improved Realization of Distributed Monitoring Scheme*”, 2003.
- [Xilinx SSDG] – “*Synthesis and simulation Design Guide*”, 2009.
- [Xilinx SGUG] – “*System Generator User Guide*”, 2010.
- [Xin] – W. Xin, X. Yuanyuan, “*Total Least Squares Method for Sine Fitting*”, 2010.

