

## **CONCLUSIONI**

In questo lavoro di tesi sono stati sviluppati due nuovi processi di fabbricazione di transistor a film sottile a silicio policristallino a canale  $n$  e  $p$  a bassa temperatura ( $<500^{\circ}\text{C}$ ), che permettono di eliminare l'impiantazione ionica per il drogaggio delle regioni di source e drain. Infatti il drogante  $n^{+}$  o  $p^{+}$  viene depositato direttamente mediante PECVD ("plasma enhanced chemical vapor deposition") e poi diffuso ed attivato attraverso irraggiamento con laser ad eccimeri (Laser Doping). Per la definizione dei contatti di source e drain sono state utilizzate due tecniche differenti per i TFT a canale  $p$  e  $n$ :

- ▶ TFT a canale  $p$ : è stato realizzato un sottoattacco dell'ossido sacrificale, dell'ordine del micron, per facilitare il lift-off dello strato di silicio drogato  $p^{+}$ .
- ▶ TFT a canale  $n$ : è stata utilizzata la rimozione selettiva del drogante  $n^{+}$  rispetto al silicio amorfo intrinseco.

I TFT a canale  $n$ , con struttura convenzionale, sono stati sottoposti ad un post-annealing termico per migliorare la qualità dell'ossido di gate depositato e per ridurre la densità di stati di trappola all'interfaccia isolante/semiconduttore. I parametri di annealing sono stati ampiamente investigati mediante uno studio dettagliato in cui sono state utilizzate quattro temperature 300, 350, 400 e  $450^{\circ}\text{C}$  e due diversi tempi 30' e 3h30' che hanno evidenziato come, i parametri di annealing ottimali, risultano essere  $T=350^{\circ}\text{C}$  e  $t=30'$ . I TFT ottenuti sono di buona qualità, in particolare i valori di mobilità ad effetto campo raggiungono i  $200\text{cm}^2/\text{Vs}$ , la tensione di soglia è molto contenuta circa 2V e la pendenza in regime di sottosoglia è compresa tra  $0.8\div 0.9\text{V/decade}$ .

Uno studio analogo sui parametri di post-annealing è stato effettuato sui dispositivi a canale p. Anche in questo caso sono stati utilizzati due tempi di annealing (30' e 3h30') e 4 temperature 200, 250, 350 e 450°C. I parametri ottimali, come nel caso dei TFT a canale n, risultano essere  $T=350^{\circ}\text{C}$  e  $t=30'$  con i quali si ottengono dispositivi confrontabili con i migliori TFT, a canale p, riportati in letteratura. Infatti le mobilità ad effetto di campo raggiungono valori di  $\mu \approx 100 \text{ cm}^2/\text{Vs}$ . Anche il valore della pendenza sottosoglia risulta essere estremamente competitivo, circa 0.5V/dec. Tali dispositivi sono quindi degli ottimi candidati per funzionare sia come interruttori che per pilotare la corrente dell'OLED nelle matrici attive a diodi organici (AMOLED). Si può notare che buone caratteristiche elettriche possono anche essere ottenute a temperature relativamente basse ( $T=200^{\circ}\text{C}$ ) per tempi di annealing sufficientemente lunghi ( $t=3\text{h}30'$ ). Tale risultato è molto interessante per lo sviluppo di nuovi processi di fabbricazione di TFT su substrati plastici.

I dispositivi a canale n e p con struttura convenzionale hanno inoltre evidenziato un elevato contenimento degli effetti legati agli elevati campi elettrici; in particolare le caratteristiche di uscita, presentano un effetto kink piuttosto moderato. Tale comportamento è dovuto principalmente al profilo di drogaggio altamente graduale, ottenuto nei due processi di fabbricazione.

Di notevole importanza è stato lo studio effettuato sulla stabilità dei dispositivi realizzati, in particolare sono stati analizzati TFT aventi canale n di lunghezza pari a  $L=20\mu\text{m}$  in diverse condizioni di stress elettrico. Per  $V_g(\text{stress})=V_t$  e  $V_{ds}$  elevate si nota una riduzione della corrente, legata al fenomeno degli Hot carriers, nella regione di ON delle caratteristiche di trasferimento e nella zona lineare delle caratteristiche di uscita. Le misure di stress realizzate ad elevate  $V_{ds}$  con  $|V_g(\text{stress})| \gg |V_{ds}(\text{stress})|$  non evidenziano alcun problema di riduzione della corrente in regime di ON e non introducono problemi di intrappolamento di carica nell'ossido, nonostante l'elevata tensione di gate.

Anche i TFT a canale p sono stati ampiamente analizzati in diversi regimi di stress. E' stata scelta una tensione  $V_{ds}(\text{stress})$  costante pari a -14V con una  $V_g(\text{stress})-V_t$  variabile tra 0 e -20V. I TFT con lunghezza di canale pari a  $20\mu\text{m}$  hanno mostrato un progressivo incremento del degrado, indotto da Hot carrier, all'aumentare di  $V_g(\text{stress})-V_t$  con un massimo a -4V. A  $|V_g(\text{stress})| \gg |V_{ds}(\text{stress})|$  i transistor sono molto stabili; tale situazione è ben diversa per dispositivi a canale più corto,  $10\mu\text{m}$  e  $5\mu\text{m}$ , dove le caratteristiche di

trasferimento evidenziano una traslazione rigida verso  $V_g$  sempre più negative, presumibilmente dovuta all'intrappolamento di lacune nell'ossido (mediante fenomeni di *emissione termoionica* e *phonon assisted tunneling*) legato all'effetto combinato dell'aumento della densità di corrente e del restringimento della barriera di potenziale all'interfaccia semiconduttore/isolante ad elevate tensioni di gate.

In questo lavoro assume un'enorme rilevanza lo studio relativo alla nuova architettura di TFT realizzata denominata: Asymmetric Fingered TFT (AFTFT). Tale dispositivo è caratterizzato da una zona drogata all'interno del canale riesce a ridurre gli effetti dovuti agli alti campi elettrici presenti alla giunzione di drain sia in regime di accensione (ON) che di spegnimento (OFF) del transistor. Infatti le caratteristiche di uscita evidenziano una notevole riduzione della corrente di drain ad alte polarizzazioni. Tale riduzione è tanto maggiore quanto più la zona drogata interna al canale è vicina alla giunzione di drain, almeno fino a distanze pari a  $2\mu m$ . Inoltre le caratteristiche di trasferimento in regime di OFF mostrano che all'aumentare della tensione di drain l'incremento della corrente è molto limitato rispetto ai transistor con architettura convenzionale. Questa proprietà è molto importante, perché i TFT utilizzati nei circuiti digitali, lavorano a tensioni di drain abbastanza elevate; è quindi necessario che il rapporto ON/OFF rimanga almeno dell'ordine di  $10^5$  anche ad alte tensioni di polarizzazione.

Il funzionamento degli AFTFT è stato studiato in dettaglio sia in regime di ON che di OFF mediante due simulatori bidimensionali, DESSIS per lo studio dell'effetto "kink" ed HFIELDS per l'analisi della corrente di "leakage".

Le simulazioni hanno mostrato che la riduzione dell'effetto "kink" in un dispositivo AFTFT, con la zona drogata posta a  $2\mu m$  dal drain, non è dovuta né alla riduzione dei campi elettrici alla giunzione di drain e né alla diminuzione dell'effetto transistor bipolare parassita (PBT), ma è dovuta alla struttura circuitale del dispositivo. Infatti esso può essere visto come la serie di due singoli transistor il s-subTFT con lunghezza di  $8\mu m$  e il d-subTFT di  $2\mu m$  in cui l'elettrodo di drain del transistor più lungo coincide con l'elettrodo di source di quello corto. In questo modo imponendo che il potenziale al drain del s-subTFT sia uguale al potenziale di source del d-subTFT e che la corrente e la tensione di gate, abbiano gli stessi valori in entrambi i dispositivi, le caratteristiche di uscita dell'intero dispositivo sono ben ricostruite accoppiando le caratteristiche dei singoli subTFT. Da

questa analisi si è dedotto che il contenimento dell'effetto "kink" è legato ad una limitazione della corrente che fluisce nell'intero dispositivo da parte del transistor lungo posto vicino al source che si trova sempre in condizione di saturazione, anche per alte tensioni di drain  $V_D$  applicate, a differenza del d-subTFT che è in regime di "kink".

Le simulazioni delle caratteristiche elettriche in regime di OFF hanno mostrato che l'aumento della corrente ad elevate tensioni di drain (corrente di "leakage") è molto limitato sia nell'AFTFT con la zona drogata posta a  $2\mu\text{m}$  dal drain che  $8\mu\text{m}$ . Questo è dovuto al frazionamento del canale mediante l'inserimento della zona drogata, che porta ad una ripartizione del potenziale su due giunzioni, a differenza del dispositivo convenzionale dove la caduta di potenziale è concentrata su un'unica giunzione. Questo comporta una riduzione del campo elettrico di giunzione e quindi della generazione indotta dai meccanismi "field enhanced" *tunneling assistito da generazione termica, tunneling tra bande e "Poole-Frenkel"*.

Come già discusso in precedenza un aspetto fondamentale che determina la buona qualità di un TFT è la stabilità elettrica. Sono state quindi effettuate delle misure di stress elettrico in diverse condizioni di polarizzazione ( $V_g(\text{stress})=V_t$  e  $V_{ds}(\text{stress})=10, 18, 25\text{V}$ ) che hanno evidenziato una maggiore stabilità della struttura AFTFT rispetto a quella convenzionale. In particolare lo stress a  $V_{ds}=10\text{V}$  lascia le caratteristiche pressoché invariate mentre aumentando la  $V_{ds}(\text{stress})$  si ottiene un progressivo degrado delle caratteristiche elettriche, infatti per  $V_{ds}=18\text{V}$  è evidente un degrado della trasconduttanza che si riflette in una riduzione della corrente nella regione lineare e intorno al pinch-off delle caratteristiche di uscita. A tensioni di drain più elevate  $V_{ds}=25\text{V}$ , la trasconduttanza è fortemente degradata e la corrente di drain è sostanzialmente ridotta per basse ed alte  $V_{ds}$ , ma rimane stabile nel regime di saturazione.

Per analizzare più in dettaglio l'andamento dello stress nei dispositivi AFTFT è stata realizzata una struttura di test che permette di contattare la regione  $n^+$  flottante all'interno del canale, in modo da misurare singolarmente le caratteristiche elettriche dei due subTFT. Le caratteristiche di trasferimento dei due subTFT misurate prima e dopo lo stress, effettuato alle stesse condizioni precedentemente utilizzate, evidenziano che a  $V_{ds}=18\text{V}$  la corrente del d-subTFT è fortemente degradata divenendo confrontabile a quella del s-subTFT e le caratteristiche di trasferimento dell'AFTFT iniziano a degradarsi. In generale si può dire che la serie dei due subTFT si comporta, a basse  $V_{ds}$ , come la serie di due

resistenze e che la corrente nell'AFTFT inizia ad essere influenzata dal degrado del d-subTFT quando la sua resistenza di canale diventa paragonabile a quella del s-subTFT.

La stabilità della regione di saturazione nell'AFTFT è invece dovuta al fatto che ad elevate  $V_{ds}$  il s-subTFT si trova in regime di saturazione, perché la maggior parte della  $V_{ds}$  applicata è assorbita dal d-subTFT, e quindi limita la corrente che fluisce nel transistor vicino al drain. Inoltre il s-subTFT non è interessato da fenomeni di hot carrier durante lo stress e quindi variazioni della caduta di potenziale, indotti dagli hot carrier, nel d-subTFT muovono il punto di lavoro dell'AFTFT sulla inalterata regione di saturazione del s-subTFT, mantenendo così la corrente nell'AFTFT molto stabile.